당신은 주제를 찾고 있습니까 “반도체 나노 공정 – 반도체 공정 얘기할 때 나노미터는 무엇의 길이?“? 다음 카테고리의 웹사이트 ppa.maxfit.vn 에서 귀하의 모든 질문에 답변해 드립니다: https://ppa.maxfit.vn/blog. 바로 아래에서 답을 찾을 수 있습니다. 작성자 노아빠 이(가) 작성한 기사에는 조회수 5,081회 및 좋아요 144개 개의 좋아요가 있습니다.
나노 공정은 반도체 회로 선폭을 의미한다. 삼성전자와 TSMC는 현재 4나노 공정으로 제품을 생산 중인데 삼성이 이를 더 미세화시킨 것이다. 회로 선폭이 미세화될수록 반도체 소비전력은 줄어들고 속도는 빨라진다.
반도체 나노 공정 주제에 대한 동영상 보기
여기에서 이 주제에 대한 비디오를 시청하십시오. 주의 깊게 살펴보고 읽고 있는 내용에 대한 피드백을 제공하세요!
d여기에서 반도체 공정 얘기할 때 나노미터는 무엇의 길이? – 반도체 나노 공정 주제에 대한 세부정보를 참조하세요
컴퓨터 신제품, 핸드폰 신제품이 나올 때 프로세서 소개에서 나오는 단골 !! 나노미터 입니다. 반도체를 얼마나 작게 만들 수 있는지 기술에 따라 성능이 엄청나게 달라지는데요. 나노미터가 정확히 어디의 길이를 말하는지 또 왜 성능이 좋아지는지 설명해 드립니다. (영상이 너무 길어서, 성능 부분은 2부로 따로 업로드 예정)
영상 말미에 소개한 삼성전자에서 만든 반도체 웹툰
https://www.samsungsemiconstory.com/2060
반도체 나노 공정 주제에 대한 자세한 내용은 여기를 참조하세요.
나노미터 경쟁, 반도체 공정은 어떤 의미일까? – IT동아
결론부터 말하자면 반도체 공정에서 말하는 ‘나노미터’는 반도체 안에서 전기 신호들이 지나다니는 길, 그러니깐 전기 회로의 선폭을 가리킨다.
Source: it.donga.com
Date Published: 8/13/2021
View: 5813
“1나노 차이가 초격차 만든다” 삼성 양산 앞둔 `3나노 반도체`는?
기존 7나노미터 핀펫(FinFET) 공정으로 만든 반도체보다 성능이 좋고, 소비 전력은 낮아 파운드리(반도체 위탁생산) 업계 1위인 대만 TSMC를 따라 잡을 …
Source: www.mk.co.kr
Date Published: 7/8/2021
View: 2423
삼성전자, 세계 최초 ‘3나노 공정’ 생산…TSMC 추월은 언제쯤
3나노 공정은 반도체 제조 공정 가운데 가장 앞선 기술이다. 3나노는 반도체 칩의 회로 선폭을 머리카락 굵기의 10만분의 3 수준으로 좁힌 것으로, …
Source: www.hani.co.kr
Date Published: 6/11/2022
View: 9992
中, TSMC 7나노 공정 베꼈다… 삼성과 기술격차 2년으로 좁혀
中, 초미세공정 문턱 7㎚ 공정 개발 성공. EUV 몰래 확보했거나 대만 TSMC 설계 차용 美 제재에도 中 반도체 기술 발전 막지 못해 비판
Source: biz.chosun.com
Date Published: 1/5/2021
View: 4176
반도체에 자주 쓰이는 단위, ‘나노’란? – 삼성반도체이야기
반도체 미세 공정 단위, 나노미터 … ‘나노(nano)’는 고대 그리스어로 ‘난쟁이’를 뜻하는 ‘나노스(nanos)’에서 유래됐습니다. 반도체 회로 선폭에 사용되는 …
Source: www.samsungsemiconstory.com
Date Published: 12/13/2022
View: 9548
반도체에 자주 쓰이는 단위, ‘나노’란? – Samsung Semiconductor
현재 반도체 공정 기술은 한 두 자릿수 나노미터(nm)까지 발전했는데요. 반도체 업계는 미세화의 한계를 넘고자 회로 설계 혁신, 신 공정 도입 등 다양한 노력을 하고 …
Source: semiconductor.samsung.com
Date Published: 10/9/2021
View: 4539
TSMC 3나노 반도체공정에 기대 낮아져, 삼성전자 우위 확보할 …
대만 TSMC 본사 및 반도체 웨이퍼 이미지.[비즈니스포스트] 대만 TSMC가 올해 말 양산을 앞둔 3나노 반도체 파운드리 미세공정과 차세대 2나노 공정의 …
Source: www.businesspost.co.kr
Date Published: 4/10/2022
View: 7179
주제와 관련된 이미지 반도체 나노 공정
주제와 관련된 더 많은 사진을 참조하십시오 반도체 공정 얘기할 때 나노미터는 무엇의 길이?. 댓글에서 더 많은 관련 이미지를 보거나 필요한 경우 더 많은 관련 기사를 볼 수 있습니다.
주제에 대한 기사 평가 반도체 나노 공정
- Author: 노아빠
- Views: 조회수 5,081회
- Likes: 좋아요 144개
- Date Published: 2020. 11. 25.
- Video Url link: https://www.youtube.com/watch?v=QhG21Z1Akqk
TSMC보다 빨랐다…삼성전자 3나노 세계 첫 양산
삼성, 파운드리 세계최고 기술 확보…”4년뒤 고객사 3배로”
삼성전자 DS부문 파운드리사업부, 반도체연구소, 제조&인프라 총괄 임직원들이 경기도 화성캠퍼스에서 3나노 파운드리 양산을 축하하며 기념촬영을 하고 있다. [사진 제공 = 삼성전자]
◆ 삼성전자 기술 초격차 ◆삼성전자가 3나노미터(㎚·1㎚=10억분의 1m) 파운드리 공정을 활용한 제품 양산에 성공했다. 이 공정은 세계 최초로 ‘GAA(게이트-올-어라운드)’ 기술이 적용됐다. 파운드리 세계 1위 대만 TSMC와 벌이는 미세공정 개발 경쟁에서 삼성이 한발 앞서 나가게 됐다는 평가다.삼성전자는 차세대 트랜지스터 구조인 GAA 신기술을 적용한 3나노 파운드리 공정 기반의 제품 양산을 시작했다고 30일 밝혔다. 경쟁사인 TSMC는 올 하반기 3나노 공정 양산을 준비하고 있다. 또 GAA 기술은 2025년 예정된 2나노 공정에 처음으로 도입할 것으로 알려졌다.나노 공정은 반도체 회로 선폭을 의미한다. 삼성전자와 TSMC는 현재 4나노 공정으로 제품을 생산 중인데 삼성이 이를 더 미세화시킨 것이다. 회로 선폭이 미세화될수록 반도체 소비전력은 줄어들고 속도는 빨라진다. 여기에 삼성은 기존의 핀펫(FinFET) 대신 GAA 기술을 처음으로 사용했다. 핀펫 구조는 트랜지스터에 전류가 흐르는 채널의 3개 면을 감싸지만 GAA는 채널 4개 면을 게이트가 둘러싸는 형태다. 삼성전자는 3나노 GAA 1세대 공정이 기존 5나노 핀펫 공정과 비교할 때 전력은 45% 절감하면서 성능은 23% 높이고 반도체 면적을 16% 줄일 수 있다고 설명했다. 내년에 도입되는 3나노 GAA 2세대 공정은 전력 50% 절감, 성능 30% 향상, 면적 35% 축소 등이 예상된다고 회사 측은 설명했다. 최시영 삼성전자 파운드리사업부장(사장)은 “삼성전자는 파운드리 업계에서 핀펫과 극자외선(EUV) 신기술 등을 선제적으로 도입한 데 이어 GAA 기술을 적용한 3나노 공정의 파운드리 서비스 또한 세계 최초로 제공하게 됐다”며 “앞으로도 차별화된 기술을 적극 개발하고 공정 성숙도를 빠르게 높이는 시스템을 구축해나가겠다”고 밝혔다.종전에 7나노와 5나노 공정 제품 양산에서 대만 TSMC에 뒤졌던 삼성전자는 이번에 3나노 공정에서 TSMC를 제치고 고객 확보에 유리한 전환점을 맞게 됐다. 대만 시장조사업체 트렌드포스에 따르면 올해 1분기 기준 세계 파운드리 시장점유율은 TSMC가 53.6%로 1위이고 삼성전자는 16.3%를 기록해 1위와 격차가 큰 2위에 머무르고 있다.[이승훈 기자 / 정유정 기자]회로굵기 머리카락 10만분의 3반도체 공정중 가장 앞선 기술점유율 1위 대만 TSMC 추격고성능 저전력반도체 설계 유리年평균 매출성장률 85% 전망구글·애플 등 잠재고객 꼽혀안정적인 수율 확보가 관건’2030 시스템 반도체 1등’을 향한 삼성전자의 여정이 본격화했다. 3나노미터(㎚·1㎚는 10억분의 1m) 파운드리 공정을 경쟁사인 대만 TSMC보다 먼저 시작하면서 고객층을 두껍게 가져갈 수 있는 기반을 마련한 것이다. ‘기술’을 강조해온 이재용 삼성전자 부회장의 초격차 전략도 본격화했다는 분석이다.삼성전자는 2019년 ‘시스템 반도체 비전 2030’을 선포했다. 여기에는 향후 2030년까지 133조원을 투자해 파운드리 공정 연구개발과 생산라인 건설을 확대한다는 내용이 담겼다. 이를 통해 메모리 반도체뿐 아니라 시스템 반도체에서도 2030년에 1등을 달성하겠다는 목표를 세웠다. 투자 규모는 지난해 38조원이 추가돼 총 171조원으로 늘었다.시스템 반도체 비전의 핵심은 파운드리(반도체 위탁생산)다. 파운드리는 대표적인 수주 산업이다. 애플, 퀄컴, 엔비디아, 인텔 등 다양한 정보기술(IT) 기업으로부터 수주받은 뒤 그들이 원하는 사양의 반도체를 만들어주는 게 핵심이다. 메모리 반도체에 강점이 있는 삼성은 이를 바탕으로 2005년 파운드리 사업에 뛰어들었다. 2016년 10나노 핀펫(FinFET) 공정 양산에 성공하면서 자신감을 얻은 삼성은 2017년 파운드리사업부를 별도로 출범시키며 본격적으로 고객 확보에 나섰다.파운드리 사업이 성장하기 위해서는 핵심 고객을 확보하는 것이 중요하다. TSMC가 50%를 넘는 시장 점유율로 업계 1위 자리를 굳건히 지키는 배경은 최대 파운드리 고객인 애플을 잡고 있는 것이다. 이러한 고객을 유치하려면 앞선 기술력이 필요하다. 삼성전자와 TSMC가 서로 미세공정에서 치열하게 경쟁하는 것은 이런 이유에서다.10나노, 7나노, 5나노 등으로 미세공정이 진행되면서 기존 핀펫 기술로는 더 이상 미세화하기 쉽지 않다는 시각이 많았다. 이 문제를 해결하기 위해 삼성전자는 차세대 트랜지스터 기술로 통하는 게이트올어라운드(GAA)를 3나노 공정에 적용했다. GAA는 핀펫의 기존 3차원 구조에 비해 전류가 흐르는 통로인 채널 아랫면까지 모두 게이트가 감싸 전류 흐름을 보다 세밀하게 제어할 수 있는 기술이다. 업계에서는 핀펫의 한계인 3나노 이하 공정을 극복할 수 있는 차세대 파운드리의 게임 체인저로 GAA를 꼽고 있다.김정호 KAIST 전기전자공학부 교수는 “GAA 기술을 도입한 삼성전자의 3나노 공정은 전자공학의 영역에서는 원자 레벨의 양자역학 시대로 들어가는 정도의 큰 변화”라며 “TSMC와의 시장 경쟁에서 삼성이 승부수를 던진 것”이라고 평가했다.시장조사기관 옴디아에 따르면 삼성전자 파운드리사업부의 지난해 매출은 약 169억달러(22조원)로 예상된다. 파운드리사업부 자체로 매출 집계가 시작된 2018년(117억달러)과 비교하면 연평균 약 13% 성장한 것이다. 같은 기간 파운드리업계의 연평균 성장률인 12%를 소폭 웃도는 숫자다.삼성전자에 따르면 지난해 파운드리 고객은 100곳을 넘어선 상황이다. 삼성은 3나노에 이은 2나노 공정을 통해 2026년에는 지금보다 3배 많은 300곳 이상의 고객을 확보하겠다는 각오다. 옴디아는 3나노 공정을 활용한 매출이 올해부터 발생해 2024년에는 5나노 공정의 매출을 넘어설 것으로 보고 있어 가능성은 충분하다.삼성전자가 3나노 공정을 안착시키기 위해서는 안정적인 수율(양산품 비율)을 확보하는 것이 핵심이다. 이번에 중국 업체를 포함해 여러 고객사에 고성능 컴퓨팅(HPC)용 시스템 반도체를 납품한 데다 모바일 시스템온칩(SoC) 생산도 계획하고 있어 일단은 수율이 안정화한 것으로 업계는 보고 있다. 이혁재 서울대 전기정보공학부 교수는 “수율은 삼성 내부 기밀이기 때문에 알기가 어렵지만, 양산을 공식화했다는 것은 회사가 원하는 수율은 충족했다는 의미”라고 말했다.3나노 공정으로 제품을 생산하려면 고객 확보도 중요한 과제다. 특히 스마트폰의 두뇌로 불리는 모바일 AP 주문을 따오는 것이 핵심이다. 삼성전자가 4나노 공정에서 수율 확보에 실패하면서 퀄컴 등 핵심 고객 일부가 이탈한 것으로 알려졌다. 이들에게 3나노 절전·성능·크기 등의 장점을 보여주고 대형 계약을 따내야 다른 중소 업체들과 계약을 이어갈 것으로 보인다.[이승훈 기자][ⓒ 매일경제 & mk.co.kr, 무단전재 및 재배포 금지]
나노미터 경쟁, 반도체 공정은 어떤 의미일까?
나노미터 경쟁, 반도체 공정은 어떤 의미일까? 권택경 [email protected]
[IT동아 권택경 기자] 요즘에는 반도체가 안 들어가는 물건을 찾아보기 힘들다. 예전엔 IT 기술과 거리가 멀었던 제품들도 이젠 반도체가 들어가기 시작했다. 사물인터넷(IoT) 시대, 자율주행 전기차 시대가 성큼 다가오면서 생긴 변화다. 그러다 보니 반도체 수요가 폭증했고, 최근에는 공급 부족 현상도 벌어지고 있다. 반도체 생산 업체들의 수주 경쟁도 치열해졌다.반도체를 위탁 생산하는 파운드리 업계에서는 1위 TSMC를 그 뒤를 쫓는 삼성전자의 경쟁이 치열하다. 관련 뉴스들을 보다 보면 몇 나노 공정을 언제까지 도입하겠다느니 하는 말이 많이 보인다. 근데 이 공정이라는 거, 나노 앞에 붙는 숫자가 작을수록 좋다는 건 알겠는데 정확히 무슨 의미일까?
가늘게, 더 가늘게
결론부터 말하자면 반도체 공정에서 말하는 ‘나노미터’는 반도체 안에서 전기 신호들이 지나다니는 길, 그러니깐 전기 회로의 선폭을 가리킨다. 숫자가 작을수록 그만큼 반도체에 새겨진 전기 회로가 가늘다는 얘기다. 1nm(나노미터)가 10억분의 1미터니깐, 5nm 공정이라는 건 반도체에 5억분의 1미터 정도로 가는 전기 회로를 새길 정도로 정밀한 기술로 반도체를 만들었다는 뜻이다.
공정을 미세화하면 얻을 수 있는 이점은 한둘이 아닌데, 먼저 생산 효율이 높아진다. 반도체가 정확하게 어떻게 만들어지는지는 몰라도, 반도체 공장에서 직원들이 번쩍거리는 원판을 이리저리 살펴보는 장면 정도는 본 적 있지 않은가? 이 반도체 원판을 ‘웨이퍼’라고 부른다.
이 웨이퍼를 다이라는 작은 사각형 형태로 쪼개서 만드는 게 우리가 아는 반도체 칩이다 (출처=인텔)
우리가 보통 반도체 또는 반도체 칩이라고 부르는 건 이 웨이퍼로 만든 집적 회로(Integrated Circuit, IC)를 뜻한다. 집적 회로는 웨이퍼를 다이(Die)라는 작은 사각형 형태로 쪼개서 거기다 전기 회로를 새겨넣고 트랜지스터라는 걸 박아 넣어서 만든다. 공정이 미세할수록 다이 크기를 줄일 수 있으니 한 웨이퍼로 더 많은 집적 회로를 생산할 수 있다.
같은 다이 안에 더 세밀하게 회로를 새길 수 있으니 트랜지스터도 더 많이 넣을 수 있다. 트랜지스터 개수는 반도체 성능을 결정짓는 중요한 요소다. 트랜지스터가 많으면 많을수록 성능도 높아진다. 참고로 5nm 공정으로 제작된 애플 M1 칩에는 트랜지스터 160억 개가 들어가 있다.
5nm 공정이 적용된 애플 M1 칩에는 트랜지스터가 160억 개 들어갔다. TSMC가 위탁 생산 중이다 (출처=애플)
트랜지스터라는 건 전기 신호를 증폭하고 스위치 역할을 한다. 여기서 중요한 건 스위치 역할인데, 손가락으로 숫자를 계산할 때를 생각해보자. 손가락을 펴고 접는 거로 ‘있음’, ‘없음’을 구분하지 않는가? 트랜지스터는 신호를 켜고 끄는 것으로 컴퓨터가 이진법으로 계산할 때 알아야 할 0과 1이라는 정보를 구분하는 역할을 한다고 보면 된다.
우리 손가락은 10개이기 때문에 숫자 10까지는 암산할 필요도 없이 쉽게 세고 계산할 수 있는데, 만약 손가락이 20개라면 10이 넘는 숫자를 계산하는 것도 더 수월하지 않겠는가? 비슷한 원리로 트랜지스터가 많을수록 계산 성능도 높아지는 것이다.
사실 공정 미세화를 안 해도 마음만 먹으면 다이 크기를 키워서 트랜지스터 개수를 늘릴 수 있다. 그런데 그러면 한 웨이퍼에서 나오는 반도체 숫자가 줄어드니 생산 효율이 떨어진다. 게다가 공정 단위가 클수록 같은 성능이라도 전력 소모나 발열이 커진다. 예를 들어 4명이 400m 이어달리기를 할 때와 같은 인원으로 1600m 이어달리기를 할 때를 비교해서 생각해보자. 인원은 같은데, 거리가 늘어나면 한 사람이 더 많은 거리를 이동해야 하니 힘도 더 들고 땀도 더 난다.
반도체도 마찬가지다. 미세공정으로 만든 반도체는 좁은 면적에 더 많은 트랜지스터가 밀집되어 있으니 전자가 이동하는 거리도, 시간도 줄어들고 그래서 더 빨리 작동하고, 에너지도 덜 든다. 에너지가 덜 드니깐 그만큼 전자가 움직일 때 발생하는 열도 줄어든다. 그래서 공정을 미세화할수록 성능은 뛰어난데, 전력 소모와 발열은 줄일 수 있다는 거다.
공정 미세화, 왜 어려울까?
공정 미세화에 이렇게 이점이 많다 보니 반도체 업체들은 이제 미세공정을 거쳐서, 초미세공정 경쟁에 들어가고 있다. 삼성전자와 TSMC는 현재 5나노 칩셋을 생산 중이고 내년에는 3나노 양산을 시작하겠다는 계획이다. 그런데 인텔처럼 아직 한 자릿수에 진입도 못 하고 있는 업체도 있다.
TSMC나 삼성전자가 워낙 앞서있어서 그렇지 사실 공정 미세화라는 게 원래 쉬운 게 아니다. 여러모로 기술적 난제가 많다. 일단 회로를 가늘게 그려 넣는 것부터가 쉽지 않다. 반도체에 회로를 파내기 전에 밑그림을 그려주는 과정을 노광이라고 하는데, 기존 공법으로는 선을 더 가늘게 하는 데 한계가 있다.
그래서 필요한 게 EUV 노광장비다. EUV 노광장비는 이름 그대로 극자외선(Extreme UltraViolet)을 쓴다. 기존 불화아르곤 레이저보다 빛 파장이 짧아서 회로를 더 세밀하게 그릴 수 있다. 쉽게 말해 그냥 굵은 연필심으로 그리던 걸 얇은 샤프심으로 그리게 됐다는 의미다.
웨이퍼에 빛을 쬐어 회로 밑그림을 새기는 과정을 노광이라고 한다. 사진은 초미세공정에 필수적인 EUV 노광장비 (출처=ASML)
그런데 이 EUV라는 걸 현재까지는 네덜란드에 있는 ASML이라는 업체 단 한 군데에서만 생산하고 있다. 그러다 보니 아무래도 만들 수 있는 숫자도 한정적이고, 그래서 항상 모자라다. 요즘 반도체 공급 부족 현상이 벌어지는 것도 애당초 미세공정 반도체 생산에 필요한 이 EUV 노광장비 자체가 공급 부족인 데에도 원인이 있다. 반도체 생산 업체들이 EUV 노광장비를 확보하려고 혈안이 된 이유다.
공정 미세화를 어렵게 만드는 또 다른 복병이 있다. 바로 ‘양자 터널링’ 현상이라고 부르는 건데, 이름처럼 양자역학이랑 연관이 있다. 양자역학은 머리 터질 정도로 복잡하고 난해하기로 유명하지만 터널링 현상을 뭔지 정도는 수박 겉핥기 수준 지식만으로도 이해할 수 있다.
우리가 볼링을 할 때를 생각해보자. 볼링공을 던지려다 손이 미끄러져서 그만 레일 옆 도랑에 공이 빠져버렸다. 똥통, 아니 ‘거터’라고 부르는 도랑인데, 공은 파져있는 도랑을 그대로 따라서 얌전히 굴러가게 돼 있다. 이게 우리 세상 상식이고, 고전 물리학 법칙이다.
도랑에 빠진 공은 도랑을 따라 굴러가는 게 당연한 상식이다. 근데 양자역학의 세계에선 얘기가 달라진다 (출처=셔터스톡)
근데 양자역학이 적용되는 나노 단위 미시 세계에서는 볼링공이 유령이라도 된 것처럼 도랑을 뚫고 멋대로 굴러가는 일 같은 게 벌어질 수 있다. 이게 터널링 현상이다. 반도체에 새겨진 회로를 따라 얌전히 흘러야 할 전자가 회로를 넘어서 원치 않은 방향으로 흘러가는 거다. 공정이 워낙 미세해지다보니 양자역학의 법칙이 지배하는 나노 세계까지 도달해버린 탓이다.
터널링 현상이 일어나면 전자가 설계대로 움직이지 않으니 반도체가 오작동을 일으키는 데다, 줄줄 새는 전자 때문에 누설 전류도 발생한다. 그래서 초미세공정 반도체를 만들 때는 이 터널링 현상을 어떻게 해결할지가 중요한 관건이 된다. 반도체 공정 발전이 갈수록 더뎌지는 것도 이런 문제를 해결하는 게 쉽지 않기 때문이다.
글 / IT동아 권택경 ([email protected])
“1나노 차이가 초격차 만든다” 삼성 양산 앞둔 ‘3나노 반도체’는?
삼성전자 평택캠퍼스. [사진 출처 = 연합뉴스]
핀펫 공정과 게이트올어라운드(GAA) 공정의 차이를 나타낸 그림. [자료 출처 = 삼성전자]
지난달 20일 윤석열 대통령과 조 바이든 미국 대통령이 경기도 평택시 삼성전자 반도체공장을 방문해 이재용 부회장의 안내를 받으며 공장을 시찰하고 있다. [사진 출처 = 연합뉴스]
삼성전자가 세계 최초로 3나노 반도체 양산에 돌입한다고 알려지면서 관련 기술에 관심이 쏠리고 있다.29일 업계에 따르면 삼성전자는 오는 30일 3나노미터(nm) 공정이 적용된 게이트올어라운드(GAA) 기반의 반도체 양산을 시작한다. 기존 7나노미터 핀펫(FinFET) 공정으로 만든 반도체보다 성능이 좋고, 소비 전력은 낮아 파운드리(반도체 위탁생산) 업계 1위인 대만 TSMC를 따라 잡을 첨병이 될 것으로 기대되고 있다.1나노미터는 ’10억분의 1m’로, 머리카락 굵기의 10만분의 1 정도의 길이를 나타낸다. 3나노는 반도체에 그릴 수 있는 전기 회로의 선폭이 3나노미터라는 뜻이다.일반적으로 선폭이 줄어 회로의 간격이 미세해지면 반도체 성능이 높아지고 소비 전력이 줄어들고, 같은 웨이퍼(반도체 원판)에서 더 많은 반도체를 만들어낼 수 있으므로 생산 효율도 높아진다.하지만 선폭만 줄이는 게 다가 아니다. 반도체가 작아지면 전류 흐름을 제어하는 트랜지스터의 크기도 함께 작아져야 하는데 4나노 이하부터는 핀펫 공정으로 만든 트랜지스터가 제 역할을 못 하기 때문이다.트랜지스터는 스위치 역할을 하는 ‘게이트’와 전류가 흐르는 ‘채널’로 이뤄져 있는데 게이트에 전압을 걸어주면 채널에 전류가 흐르게 된다. 트랜지스터의 크기를 줄일 경우 게이트가 전류를 제대로 제어하지 못해 전류가 누설되는 등 문제가 발생한다.이때 게이트와 채널이 닿는 면적을 넓히면 게이트의 채널 조정 능력을 개선할 수 있다. 5나노 반도체까지는 게이트와 채널이 위·왼쪽·오른쪽 3개 면에서 닿는 핀펫 공정이 쓰였는데 4나노 이하에서는 효과가 떨어져 수율(양품 비율) 관리가 어려웠다.삼성전자는 이를 극복하기 위해 3나노 반도체에 GAA 공정을 도입할 예정이다. GAA 공정은 게이트가 채널을 전방위로 감싸 상하좌우 4개 면에서 맞닿도록 한 기술로, 게이트의 채널 조정 능력을 극대화할 수 있는 한편 반도체의 동작 전압 또한 낮출 수 있다.삼성전자에 따르면 GAA기반 3나노 반도체는 핀펫 기반의 7나노 반도체 대비 소비 전력은 약 50% 절감되고, 성능은 30%가량 개선되며 필요 공간도 45%나 줄일 수 있다.삼성전자는 지난 20년 동안 GAA 기술에 투자하며 ‘4나노의 벽’을 넘기 위해 달려왔다. 그만큼 반도체 업계에서 중요한 기술인데 지난달 20일 윤석열 대통령과 조 바이든 미국 대통령이 삼성전자 평택 공장을 방문했을 때도 이재용 삼성전자 부회장은 3나노 반도체 시제품을 직접 소개한 것도 이같은 맥락에서다.업계는 삼성전자가 GAA 기반의 3나노 반도체를 정상적으로 양산한다면 파운드리(반도체 위탁생산) TSMC를 추격의 발판을 마련할 수 있을 것으로 보고 있다. TSMC는 올 하반기에 핀펫 기반 3나노 반도체를 양산할 예정인 것으로 알려졌다.한편 삼성전자는 3나노 반도체 양산을 시작으로 내년에는 3나노 2세대, 2025년에는 GAA 기반 2나노 공정 양산에 착수할 방침이다.[김우현 매경닷컴 기자][ⓒ 매일경제 & mk.co.kr, 무단전재 및 재배포 금지]
삼성전자, 세계 최초 ‘3나노 공정’ 생산…TSMC 추월은 언제쯤
생산방식 바꿔 3㎚ 파운드리 최첨단 공정 성공
TSMC에 뺏긴 고객 되돌리기엔 시간 더 필요
3나노 파운드리 양산에 참여한 삼성전자 파운드리사업부, 반도체연구소, 글로벌 제조&인프라총괄 주역들이 손가락으로 3을 가리키며 3나노 파운드리 양산을 축하하고 있다. 삼성전자 제공
삼성전자가 30일 게이트 올 어라운드(GAA) 기반 3㎚(나노미터·10억분의 1m) 파운드리 공정 양산을 세계 최초로 시작했다. 반도체를 위탁받아 생산하는 파운드리는 대만 티에스엠시(TSMC)가 1위인데, 삼성전자가 이 업체를 추월할 기술 기반을 마련했다는 평가다. 하지만 수율(우량품 비율)을 끌어올려 퀄컴 등 큰 고객을 확보하는 데는 시간이 걸릴 것이란 전망도 나온다.
3나노 공정은 반도체 제조 공정 가운데 가장 앞선 기술이다. 3나노는 반도체 칩의 회로 선폭을 머리카락 굵기의 10만분의 3 수준으로 좁힌 것으로, 회로 선폭이 가늘수록 고집적을 통한 소형화와 전력 소비량 감소 등 성능 개선에 유리하다. 시장조사 업체 옴디아에 따르면, 삼성전자는 지난해 파운드리 사업으로 약 20조원의 매출을 올렸다. 삼성전자 매출액 280조원 가운데 7% 정도 수준이다. 시장점유율은 16.3%로, 티에스엠시 49.5%에 한참 뒤져있다.
삼성전자는 기존의 ‘핀펫’(fin-fet) 기술 대신 게이트 올 어라운드 기술을 써, ‘세계 최초’라는 타이틀을 얻었다. 반도체를 구성하는 주요 소자인 트랜지스터는 전류가 흐르는 채널과 이를 제어하는 게이트로 구분되는데, 게이트 올 어라운드는 핀펫의 3차원 구조와 달리 전류가 흐르는 통로인 채널의 아랫면까지를 모두 게이트로 감싸 전류 흐름을 더욱 세밀하게 제어할 수 있다. 삼성전자는 “3나노 게이트 올 어라운드 1세대 공정은 기존 5나노 핀펫 공정보다 전력 소모는 45% 줄고, 성능은 23% 향상되며, 면적은 16% 축소된다”고 설명했다.
삼성전자는 “앞으로 개발될 3나노 게이트 올 어라운드 2세대 공정은 (5나노 핀펫 공정에 견줘) 전력 소모는 50% 절감되고, 성능은 30% 향상되며, 면적은 35% 줄어들 것”으로 예상했다. 최시영 삼성전자 파운드리사업부장(사장)은 “앞으로도 차별화된 기술을 적극 개발하고, 공정 성숙도를 빠르게 높이는 시스템을 구축해 나가겠다”고 밝혔다.
기술은 한발 앞서갔지만, 고객(반도체 생산 위탁 발주) 확보까지는 시간이 걸릴 것이란 전망도 나온다. 아직 1세대 공정이어서 수율이 높지 않을 수 있고, 대형 고객 퀄컴·엔비디아 등을 티에스엠시로부터 되찾아와야 해서다. 퀄컴은 지난해 갤럭시S22 등에 탑재된 ‘스냅드래곤8 1세대’ 애플리케이션 프로세서(AP)를 삼성전자에 맡겼지만, 이후의 ‘스냅드래곤8 1세대 플러스’와 ‘스냅드래곤8 2세대’ 생산은 티에스엠시에 맡긴 상태다. 엔비디아 역시 인공지능 대중화로 수요가 커지고 있는 그래픽처리장치(GPU)를 줄곧 티에스엠시에 맡기고 있다.
김양팽 산업연구원 전문연구원은 “세계 최초로 3나노 공정을 시작해 기술력을 선보였고, 이를 통한 제품 성능 개선 효과를 거둘 수 있을 것”이라면서도 “아직은 1세대이자 시범적인 것이라서 고객을 많이 확보하기 어려워 수익으로 이어질지는 미지수”라고 말했다. 이름을 밝히지 말아 달라는 한 증권사 분석가는 “삼성전자마저 자사 애플리케이션 프로세서 엑시노스 차기작을 생산할 계획이 없어, 이번 3나노 공정을 이용할 고객은 사실상 없는 상황”이라고 말했다.
탄소배출을 줄이는 것도 숙제다. 반도체는 웨이퍼에 도포된 물질을 제거하는 식각 공정이나 박막을 형성하는 증착 공정에서 온실가스가 많이 사용되는데, 이 과정에서 잔여 온실가스가 많이 배출된다. 남상욱 산업연구원 부연구위원은 “반도체 공정 기술이 첨단화할수록 전력 소모가 늘고 온실가스 배출이 증가할 수밖에 없다”며 “탄소 중립을 위해서는 재생에너지 사용을 늘릴 수 있는 방법과 탄소배출이 적은 대체 가스를 개발하기 위한 노력이 필요하다”고 말했다.
삼성전자는 티에스엠시, 에스케이(SK)하이닉스와 달리 2050년까지 전력 100%를 재생에너지(Renewable Energy)로 충당하는 국제 캠페인 ‘아르이(RE)100’에 가입하지 않았다.
이정훈 기자 [email protected]
반도체에 자주 쓰이는 단위, ‘나노’란? – 삼성반도체이야기
1990년대만 해도 컴퓨터 저장 용량이 1기가바이트(GB) 안팎에 불과했던 것, 알고 계셨나요? HD영화 파일 1편도 담지 못하는 용량인데요. 요즘은 휴대폰의 저장 용량이 1기가바이트(GB)의 1,000배인 1테라바이트(TB)에 달할 정도이니 기술의 발전이 신기하기만 합니다. 어떻게 이 많은 데이터가 손톱만한 반도체에 들어갈 수 있을까요? 바로 나노 단위의 반도체 회로 기술로 반도체 ‘집적도’가 높아졌기 때문입니다.
‘집적’이란 모아서 쌓다라는 의미로 ‘집적도’란 반도체 칩이 얼마나 많은 논리소자(논리연산을 하는 최소 단위의 회로)로 구성되어 있는지를 뜻합니다. 작은 칩 내 집적도를 높이기 위해 현재 회로 선폭은 한 두 자릿수의 나노미터 수준에 이르렀습니다.
반도체 회로가 미세화될수록 같은 면적에 더 고용량, 고성능, 고효율의 제품을 만들 수 있는데요. 오늘은 초미세 공정을 설명할 때 자주 등장하는 ‘나노미터’에 대해 알아보겠습니다.
반도체 미세 공정 단위, 나노미터
‘나노(nano)’는 고대 그리스어로 ‘난쟁이’를 뜻하는 ‘나노스(nanos)’에서 유래됐습니다. 반도체 회로 선폭에 사용되는 단위 ‘나노미터(nm)’는 얼마나 작은 단위일까요? 일반적으로 많이 사용되는 단위인 미터(m)를 기준으로 본다면, 1나노미터는 10억분의 1미터에 해당합니다. 반도체는 이렇게 작은 단위를 다루며 눈에 보이지 않는 싸움을 하고 있죠.
나노미터(nm)는 꽃가루(약 40μm)의 4만분의 1 정도로 굉장히 작습니다. 우리 일상 속 흔히 보이는 사물과 비교하면 모래(약 1mm)의 100만분의 1, 머리카락 굵기(약 100μm)의 10만분의 1 에 해당하는 크기입니다.
현재 반도체 공정 기술은 한 두 자릿수 나노미터(nm)까지 발전했는데요. 반도체 업계는 미세화의 한계를 넘고자 회로 설계 혁신, 신 공정 도입 등 다양한 노력을 하고 있습니다. 삼성전자 또한 화성캠퍼스에 EUV 전용 ‘V1’라인을 본격 가동하며 초미세공정을 향해 달려가고 있죠.
반도체의 성능을 좌우하는 미세 공정
한자리 수 나노 공정에 진입했다는 것은 공정 단계를 줄이는 것 이상의 의미가 있습니다. 칩 크기가 작아지면 동일 면적의 웨이퍼(반도체 원재료) 안에서 더 많은 반도체를 생산할 수 있기 때문에 생산성은 물론 성능과 전력효율까지 확보할 수 있고, 이는 가격 경쟁력과도 직결됩니다.
반도체에 자주 쓰이는 단위, ‘나노’란?
나노미터(nm)는 꽃가루(약 40μm)의 4만분의 1 정도로 굉장히 작습니다. 우리 일상 속 흔히 보이는 사물과 비교하면 모래(약 1mm)의 100만분의 1, 머리카락 굵기(약 100μm)의 10만분의 1 에 해당하는 크기입니다. 현재 반도체 공정 기술은 한 두 자릿수 나노미터(nm)까지 발전했는데요. 반도체 업계는 미세화의 한계를 넘고자 회로 설계 혁신, 신 공정 도입 등 다양한 노력을 하고 있습니다. 삼성전자 또한 화성캠퍼스에 EUV 전용 ‘V1’라인을 본격 가동하며 초미세공정을 향해 달려가고 있죠. 반도체의 성능을 좌우하는 미세 공정 한자리 수 나노 공정에 진입했다는 것은 공정 단계를 줄이는 것 이상의 의미가 있습니다. 칩 크기가 작아지면 동일 면적의 웨이퍼(반도체 원재료) 안에서 더 많은 반도체를 생산할 수 있기 때문에 생산성은 물론 성능과 전력효율까지 확보할 수 있고, 이는 가격 경쟁력과도 직결됩니다. 다가오는 자율주행, 인공지능 시대도 나노 기술의 혁신이 없이는 불가능합니다. 적은 전력으로 대규모의 고속 연산을 할 수 있는 ‘저전력’, ‘고성능’ 반도체를 위해 삼성전자 또한 차세대 기술인 GAA(Gate-All-Around) 공정 등을 선보이며 미세화의 한계 극복에 박차를 가하고 있는데요. 미래 산업의 중요한 경쟁력이 될 반도체 미세화를 향한 삼성전자의 도전도 지켜봐 주세요!
*source : 반도체이야기. http://samsungsemiconstory.com
TSMC 3나노 반도체공정에 기대 낮아져, 삼성전자 우위 확보할 기회
▲ 대만 TSMC 본사 및 반도체 웨이퍼 이미지.
▲ 삼성전자 반도체 파운드리 미세공정에 활용되는 기술 안내.
[비즈니스포스트] 대만 TSMC가 올해 말 양산을 앞둔 3나노 반도체 파운드리 미세공정과 차세대 2나노 공정의 기술 발전 성과를 예측하는 업계의 기대감이 낮아지고 있다.TSMC가 기술적 한계에 직면해 고객사들의 반도체 위탁생산 주문을 확보하는 데 어려움을 겪는 사이 삼성전자가 자체 3나노 공정을 통해 장기간 기술 우위를 차지할 가능성이 커졌다.증권전문지 시킹알파는 28일 “TSMC가 5나노 반도체 미세공정 도입 이후에 과거 인텔이 10나노 공정에서 마주한 것과 비슷한 기술 장벽에 부딪히고 있는 것으로 보인다”고 보도했다.시킹알파는 반도체 공정기술 전문 조사기관 앙스트로노믹스 분석을 인용해 TSMC가 현재 파운드리사업에 주력으로 활용하는 5나노 미세공정이 기대 이하의 성능을 나타내고 있다고 전했다.TSMC가 2018년에 5나노 미세공정을 도입하며 발표한 내용과 달리 반도체 회로폭이 기존 7나노 공정과 비교해 크게 좁아지지 않았고 따라서 성능 개선폭도 기대치를 밑돌았다는 것이다.앙스트로노믹스는 TSMC 5나노 공정에서 생산된 애플 ‘M1맥스’와 화웨이 ‘기린9000’ 등 프로세서의 반도체 미세공정 수준이 모두 발표된 내용과 비교해 뒤떨어진다는 조사결과를 내놓았다.TSMC가 5나노 미세공정과 관련해 잘못된 측정 기준을 사용했거나 의도적으로 이런 내용을 허위로 발표했을 가능성을 제시한 셈이다.앙스트로노믹스는 이를 근거로 볼 때 TSMC가 최근 하반기 도입을 앞둔 3나노 미세공정과 관련해 내놓은 발표도 신뢰성을 검증해야 할 필요가 있다고 바라봤다.TSMC는 최근 반도체 기술포럼을 열고 올해 처음으로 도입하는 3나노 파운드리 공정을 N3E와 N3S 등 모두 다섯 가지의 파생 공정으로 나눠 순차적으로 선보인다는 계획을 내놓았다.다만 앙스트로노믹스는 TSMC 3나노 파생 공정이 초기 3나노 미세공정과 비교해 뚜렷한 성능 발전을 나타내지 않을 수 있다며 차세대 2나노 공정 성능 개선폭도 크지 않을 가능성을 제시했다.TSMC가 이미 5나노 공정 기술에서 신뢰를 잃은 만큼 앞으로 선보일 차기 공정에서 약속한 수준의 성능 발전을 선보일 수 있을지도 불투명하다는 것이다.시킹알파는 “반도체업계에서 TSMC의 3나노 미세공정에 기대하던 수준의 성능 발전폭은 2026년 2나노 공정에서야 현실화될 수 있을 것”이라며 “TSMC가 파운드리시장에서 기술 선두 지위와 경쟁력을 잃을 수 있다”고 보도했다.앙스트로노믹스가 진행한 조사는 반도체 회로폭을 직접 이미지화해 측정할 수 있는 신기술을 활용해 진행됐다. 사실상 처음으로 TSMC의 미세공정 기술에 확실한 검증이 이뤄진 셈이다.TSMC가 해당 조사결과를 계기로 파운드리 주요 고객사들에 신뢰를 잃고 기술 리더십을 유지하기도 어려워진다면 자연히 파운드리 최대 경쟁사인 삼성전자에 반사이익이 돌아올 수 있다.앙스트로노믹스는 삼성전자의 4나노 반도체 미세공정도 기존 5나노 공정과 비교해 회로 개선폭이 매우 미미한 수준이었다며 생산 능력과 수율 등에서도 약점을 안고 있다고 바라봤다.그러나 삼성전자가 6월 말 양산 발표를 앞둔 3나노 미세공정은 이런 상황을 바꿔내고 TSMC에 확실한 기술 우위를 확보할 수 있는 ‘게임체인저’로 기대받고 있다.삼성전자가 3나노 공정에 파운드리업계 최초로 반도체 미세공정 한계를 뛰어넘을 수 있는 GAA(게이트올어라운드) 및 MBCFET(멀티브릿지FET) 신기술을 도입하기로 했기 때문이다.GAA 및 MBCFET 공정은 반도체 회로폭이 좁아져도 높은 성능을 낼 수 있고 공간을 효율적으로 활용할 수 있도록 해 미세공정 반도체 설계에 유연성을 높일 수 있는 기술이다.삼성전자가 신기술을 통해 반도체 미세공정 회로폭을 더욱 좁히는 데 성과를 내거나 회로폭이 크게 좁아지지 않아도 충분히 높은 성능을 구현할 수 있다는 점을 증명할 수 있다.TSMC는 2나노 공정부터 GAA 기술 도입을 계획하고 있는 만큼 삼성전자가 3나노 공정 도입을 계기로 최소한 수 년 동안 절대적 기술 우위를 지켜낼 수 있는 발판을 마련한 셈이다.다만 인텔이 최근 미세공정 기술 발전에 업계의 예상을 뛰어넘는 성과를 내면서 파운드리업계 ‘다크호스’로 떠오르고 있다는 점이 삼성전자에 위협을 키우고 있다.시킹알파에 따르면 인텔은 앞으로 도입하는 인텔4 및 인텔3 공정 반도체의 회로폭을 크게 줄여 나가면서 기술 선두 지위를 확보하겠다는 목표를 세우고 있다.인텔이 현재 제시하고 있는 기술 발전 목표를 달성한다면 내년 2분기부터 TSMC와 삼성전자를 모두 제치고 최소한 2026년까지 공정 기술력에서 최고 기업으로 거듭날 수 있다.그러나 인텔이 제시한 목표가 다소 비현실적이라는 평가도 일각에서 나오고 실제로 반도체 양산을 통해 검증을 받지 않은 만큼 실제로 기술 발전을 순조롭게 이뤄낼 수 있을지는 불투명하다.앙스트로노믹스는 앞으로 삼성전자 및 인텔의 미세공정 반도체를 대상으로도 정밀 측정과 조사를 통해 그동안 기술 발전에 얼마나 성과를 냈는지 검증하겠다는 계획을 제시했다. 김용원 기자
키워드에 대한 정보 반도체 나노 공정
다음은 Bing에서 반도체 나노 공정 주제에 대한 검색 결과입니다. 필요한 경우 더 읽을 수 있습니다.
이 기사는 인터넷의 다양한 출처에서 편집되었습니다. 이 기사가 유용했기를 바랍니다. 이 기사가 유용하다고 생각되면 공유하십시오. 매우 감사합니다!
사람들이 주제에 대해 자주 검색하는 키워드 반도체 공정 얘기할 때 나노미터는 무엇의 길이?
- 반도체
- 공정
- 나노미터
- Semiconductor
- Process
- Nanometer
- nano
- CPU
- GPU
- 집적회로
- Integrated Circuit
반도체 #공정 #얘기할 #때 #나노미터는 #무엇의 #길이?
YouTube에서 반도체 나노 공정 주제의 다른 동영상 보기
주제에 대한 기사를 시청해 주셔서 감사합니다 반도체 공정 얘기할 때 나노미터는 무엇의 길이? | 반도체 나노 공정, 이 기사가 유용하다고 생각되면 공유하십시오, 매우 감사합니다.