반도체 후 공정 | [📖산업공부] 반도체 후공정 패키지 Osat 기술 이해 (Fowlp, Foplp, Tsv, Sip, Sop) 46 개의 자세한 답변

당신은 주제를 찾고 있습니까 “반도체 후 공정 – [📖산업공부] 반도체 후공정 패키지 OSAT 기술 이해 (FOWLP, FOPLP, TSV, SiP, SoP)“? 다음 카테고리의 웹사이트 ppa.maxfit.vn 에서 귀하의 모든 질문에 답변해 드립니다: https://ppa.maxfit.vn/blog. 바로 아래에서 답을 찾을 수 있습니다. 작성자 나인NINE – 쩐내나는 주식투자 이(가) 작성한 기사에는 조회수 4,282회 및 607930 Like 개의 좋아요가 있습니다.

반도체 후 공정 주제에 대한 동영상 보기

여기에서 이 주제에 대한 비디오를 시청하십시오. 주의 깊게 살펴보고 읽고 있는 내용에 대한 피드백을 제공하세요!

d여기에서 [📖산업공부] 반도체 후공정 패키지 OSAT 기술 이해 (FOWLP, FOPLP, TSV, SiP, SoP) – 반도체 후 공정 주제에 대한 세부정보를 참조하세요

반도체 후공정 패키지 기술에 대해서 공부해보았습니다.
OSAT 기업에 투자하신다면 꼭 필요한 내용이라 생각합니다.

반도체 후 공정 주제에 대한 자세한 내용은 여기를 참조하세요.

반도체 후공정 (패키징) – 한국과학기술기획평가원

2 KISTEP 기술동향브리프 16호. 반도체 후공정 (패키징). ○ 패키징 공정은 전공정에서 제작된 집적회로소자를 포장하여 완성품으로 제작하는 과정으로,.

+ 여기에 더 보기

Source: www.kistep.re.kr

Date Published: 7/13/2022

View: 8970

[반도체 패키징데이 2022]반도체 후공정 시장 전망은 – 전자신문

반도체 후공정 투자가 111억달러를 기록했다. 시장조사업체 욜디벨롭먼트에 따르면 인텔, TSMC, 삼성전자 등이 투자를 확대한 이유는 후공정 패키징 …

+ 여기에 표시

Source: www.etnews.com

Date Published: 6/30/2022

View: 5043

[반도체 공부] 후공정(test & package)

[반도체 공부] 후공정(test & package) · 1) Chipping(가장자리 께짐) · 2) Crack · 3) Debris(잔해) · 4) Kerf loss(절단 손실) · 5) Structural damage · 6) …

+ 여기에 표시

Source: 9step.tistory.com

Date Published: 6/21/2022

View: 9433

[글로벌] 반도체 후공정 시장, 올해 23% 커진다…중국, ‘성장률 1 …

반도체 제조 공정은 전공정과 후공정으로 나뉩니다. 전공정은 반도체 칩을 설계하고 이를 웨이퍼에 새기는 것을 의미합니다. 이후 웨이퍼에 새긴 칩을 …

+ 여기에 보기

Source: www.techm.kr

Date Published: 7/30/2022

View: 1755

[韓 반도체 매출 300조 시대]삼성·두산 등 주요 기업이 ‘후공정 …

반도체 후공정은 웨이퍼 위에 미세한 회로를 그리는 전(前)공정 직후 진행되는 공정 과정이다. 후공정은 기판 위에 만들어진 회로들을 하나하나씩 자르고 …

+ 여기에 표시

Source: m.dnews.co.kr

Date Published: 5/19/2022

View: 389

“문제는 후공정이야” TSMC의 ‘마무리 투수’가 무서운 이유

반도체 제조는 크게 두 가지로 나뉜다. 웨이퍼에 회로를 인쇄하는 전공정과 웨이퍼를 개별 칩 단위로 분리・조립해 최종 제품인 반도체 칩을 제품화( …

+ 더 읽기

Source: www.joongang.co.kr

Date Published: 6/10/2021

View: 1016

주제와 관련된 이미지 반도체 후 공정

주제와 관련된 더 많은 사진을 참조하십시오 [📖산업공부] 반도체 후공정 패키지 OSAT 기술 이해 (FOWLP, FOPLP, TSV, SiP, SoP). 댓글에서 더 많은 관련 이미지를 보거나 필요한 경우 더 많은 관련 기사를 볼 수 있습니다.

---

주제에 대한 기사 평가 반도체 후 공정

• Author: 나인NINE – 쩐내나는 주식투자
• Views: 조회수 4,282회
• Likes: 607930 Like
• Date Published: 2022. 3. 8.
• Video Url link: https://www.youtube.com/watch?v=VUwWkGG_a1U

[반도체 패키징데이 2022]반도체 후공정 시장 전망은

반도체 후공정 투자가 111억달러를 기록했다. 시장조사업체 욜디벨롭먼트에 따르면 인텔, TSMC, 삼성전자 등이 투자를 확대한 이유는 후공정 패키징 수요 때문이다. 인텔, TSMC는 패키징 기술에 70억 달러 이상을 투자해 세계 1·2위 올랐다. 삼성전자는 15억 달러를 투자했다. TSMC와 인텔, 삼성의 투자액을 합하면 후공정 첨단 패키징 분야에 80억 달러의 뭉칫돈이 투입된 셈이다. 인텔, TSMC, 삼성전자는 반도체 팹 생산 능력을 확대하면서 첨단 패키지 후공정 투자도 이어갔다.

반도체 패키징은 반도체 칩을 하나의 기판에 집적하면서 성능을 올리는 것이다. 반도체 칩을 하나의 기판에 연결해 시스템 성능을 극대화할 수 있기 때문이다. 반도체 미세화의 한계를 극복하고, 수익성을 극대화할 수 있는 효과도 크다.

중국 반도체 업계에 패키지 투자도 증가했다. 중국 JCET, TFME는 반도체 패키지에 10억달러를 투자했다. 인텔, TSMC, 삼성보다 규모는 크지 않지만 투자를 확대하며 패키징 시장 수요에 대응하고 있다. 패키징 투자는 기술 개발과 관련 다양한 반도체를 만들 수 있는 역량을 강화할 수 있게 해줄 것으로 보인다. 공격적인 후공정 투자를 하지 않으면 시장에서 기술 개발 경쟁력 저하도 배제할 수 없다.

후공정 투자와 맞물려 시장 자체도 급성장하고 있다. 특히 첨단 패키징 시장이 대폭 커질 전망이다. 지난해 첨단 패키징 공정 시장은 총 27억4000만달러에서 2027년에는 78억7000만달러로 3배 가량 확대될 것으로 예상된다. 연평균 19%의 가파른 성장세다.

현재 가장 큰 규모는 ‘실리콘 인터포저’ 시장이다. 복수 칩을 결합할 때 실리콘 인터포저를 사용한다. 지난해 9억6400만달러에서 연평균 12%씩 성장, 5년 뒤에는 18억8000만달러까지 확대될 것으로 예상된다.

가장 높은 성장률을 보이는 건 3D 낸드플래시다. 지난해 1억7800만달러였더 3D 낸드 플래시 시장은 연평균 29%씩 고속 성장해 2027년에는 8억1200만달러 시장이 형성될 전망이다. 고대역폭메모리(HBM) 연간 성장률이 25%로 뒤를 이을 전망이다. HBM은 데이터센터 등 고성능컴퓨팅(HPC) 시장에서 수요가 확대, 첨단 패키징 시장의 주요 성장 동력으로 자리매김했다.

현재 후공정(OSAT) 업계에서 시장 점유율 1위는 대만 ASE다. 시장 점유율 25%를 차지한다. 2위는 미국 앰코, 3위는 중국 JCET 그룹이다. 상위 3개사 시장 점유율은 전체 50%에 달한다.

권동준기자 [email protected]

[반도체 공부] 후공정(test & package)

728×90

반응형

[반도체 후공정]

Packaging(Assembly), Test 공정을 후 공정이라 한다. 반도체 칩, 즉 집적회로(IC)를 기판이나 전자기기의 구성품으로 필요한 위치에 장착하기 위해 그에 맞는 포장을 하는 것, 반도체 칩과 수동소자(저항, 콘덴서 등)로 이루어진 전자 하드웨어 시스템에 관련된 기술을 통칭

기기에서의 신호가 잘 통하도록 하는 신호연결, 전력이 일정하게 유지되도록 하는 전력 공급, 열 관리, 외부의 충격으로부터 보호하는 칩 내부 보호가 Key Factor이다.

후공정이 중요해지는 이유: 무어의 법칙이 깨졌고, 반도체 전공정 직접도의 개선한계가 나타나고 있다. 또한 28nm 이하 반도체 전공정 투자 비용이 증가 하고 있다. 후공정의 기술발달이 생산업체 간의 경쟁력 차이를 발생시킬 것이다.

미세공정의 제한: 10nm대에서부터 immersion ArF(불화아르곤)를 사용하는 기존의 노광 공정 기술+더블 패터닝 조합의 한계가 나타남에 따라 쿼드러플 패터닝이 필요하다. EUV장비의 경우 효율대비 비용 측면의 문제가 있고 , 미세화가 진행됨에 따라 이웃한 셀과의 간격이 좁아지면 서 상호 셀간의 전자가 누설되는 간섭현상 심화.

Turn Key Solution : Package와 Test를 한번에 하여 Chip을 받아 한 회사 안에서 모든 공정을 처리. TSV(Through silicon via), InFO등과 같은 후공정 기술들을 통해 높은 가치를 제공.

*TSV : 칩을 적층할 때 빛을 발하는 방법으로 칩들을 관통시킨 후 전도성 물질로 채워 칩간의 전기적 신호를 전달하는 방식. 빠른속도, 높은 밀도, 얇고 작은 크기를 가지고 있지만 안정적인 수율의 이슈가 있다.

Wafet test

EDS(electrical Die Sorting) : 반도체 패키지 공정의 첫 번째 공정으로, Wafer에 대한 검사와 평가를 하여 다음 과정으로 진행 여부를 결정하는 test 공정. Probe card 를 이용하여 Wafer die에 전도성 Tip을 접촉시켜 전기적 신호를 연결하여 DC test 진행.

Lamination

Lamination Tape: 크랙, warpage현상으로부터 보호, 이물질 막기, 물 침투 보호 및 평탄하게 하는 역할.

Grinding

Back Grinding: Wafer 뒷면의 두께를 목표 두께로 연막 하는 과정으로 Lamination Tape를 부착 후 공정을 진행하여야 한다.

Stand alone type: 공정마다 따로 진행하여야 하기 때문에 장비의 이동이 필요하며, 200um 를 초과하는 경우 이 공정을 진행한다.

In line type: Remove, 웨이퍼 마운드, Back grinding을 한 장비 안에서 모두 진행 한다.

공정변수

1) Rought grinding: Wheel speed, Chuck(웨이퍼 를 올리는 판) speed, Thickness position

2) Fine grinding: Wheel speed, Chuck speed, Thickness position

3) Polishing: Chuck speed가 중요하며, Head speed, air pressure, slurry flow rate.

Wafer dicing

Wafer를 하나의 Chip단위로 분리하는 공정이다. Wafer feeding speed(웨이퍼 절삭속도, 생산량과 연관), 칼날의 높이(웨이퍼 자르는 깊이), 블레이드 회전수(생산성), 3가지 요소가 공정 변수로 작용한다.

Attach dicing tape -> Wafer dicing -> UV irradiation -> Pick up the die

*UV 과정을 통해 Tape의 접착력을 낮춘다.

Blade dicing 방법

Dicing 문제

1) Chipping(가장자리 께짐)

2) Crack

3) Debris(잔해)

4) Kerf loss(절단 손실)

5) Structural damage

6) Debris adhesion

Blade의 문제를 보완하기 위해 laser dicing방법이 있다. 약 10 배의 dicing 속도와, 물을 사용하지 않는 Dry 공정 그리고 잔해와 크랙이 생기지 않는다.

Die Attach

Chip을 Epoxy(전도성, 비전도성 물질로 접착), LOC tape, WBL tape를 이용하여 Substrate

(Lead Frame, PCB, ceramic)에 물리적으로 붙이는 과정이다. 이 공정으로 인해 Crack, Scratch, Die lifting 이슈가 생길 수 있다.

Wire bonding

Die attach 공정 이후 반도체 Chip의 전극 과 substrate의 전극을 wire로 연결해주는 공정. Heat, Pressure, Ultrasonic(초음파)가 접합에 영향을 준다.

Bump

Wire bonding의 대체하는 기술인 Flip Chip을 하기 전 공정으로 접합할 수 있도록 접합체를 만들어주는 과정이라 할 수 있다. 전극의 높이를 높이고, 외부 전극과 접속이 용이한 재료로 교체하는 역할을 한다.

UBM(Under Bump metallurgy)

범프를 형성하기 전에 본드 패드 위에 금속 층을 얇게 형성 하는 것으로, Bump 밑의 금속 층이라 하여 Under 라 한다. 잘 붙을 수 있게 해주며, 확산을 막고 충격으로부터 보호하는 역할을 한다.

Solder ball bump process

Die -> Sputter UBM -> Coat photo resist -> Expose and Develop -> Etch UBM -> Resist strip -> Add solder ball and reflow

*Resist stripping : 에칭 등의 처리가 끝난 후 코팅물 제거 공정

Plated solder bump process

Die -> Sputter UBM -> Coat photo resist -> Expose and Develop -> Plating-> Resist strip -> Etch and reflow

*애칭공정의 순서와 PR의 방식에 따라 차이가 있다.

Solder bump defect

1) Non wet open : 잘 붙지 않는 경우

2) Head in pillow : 솔더가 잘 녹지 않아 베개와 비슷한 모양을 만드는 이슈

3) Bridged joint :눌려서 다리 모양처럼 된 이슈

4) Stretched joint : 솔더 범프간에 늘어난 이슈

5) Head in pillow open : 솔더량이 부족하거나 열이 부족하여 잘 녹지 않았을 때 생기는 이슈

Underfil

밑을 매운다는 뜻의 공정으로 물리적, 화학적 충격의 내성을 확보하여 신뢰성을 향상 시킨다.

직선, ㄷ자, L, L and dot 모양 방법으로 Dispenser를 이용하여 매운다.

Molding

고온 상태의 금형에 열 경화성 수지 EMC(Epoxy Molding Compound)로 밀봉 하는 공정으로 외부 충격으로부터 와이어 본딩 된 칩을 보호하고 열의 발산 및 수분의 침투로 인한 부식을 방지한다. 즉, 외부환경의 영향과 전기적 기계적인 요소로부터 보호

*warpage : 온도 차이나 이중 물질 간의 열팽창 계수의 차이로 인하여 제품이 휘는 현상

*Smiling-Concave : 온도가 높아질 때 휘는 현상

*Crying-Convex : 온도가 급격히 낮아질 때 나타나는 현상

Solder ball attach

BGA 등의 Package 형태에서 반도체 칩과 인쇄회로기판의 패드사이에 만들어진 solder ball을 접합하여 전기적 신호가 전달이 가능하도록 하는 공정. Substrate에 잘 붙기 위해서 반드시 Flux를 바른 후 공정을 진행하여야 한다.

Solder ball Defect

1) Ball discolor : 볼의 변색(산화-전기신호가 불안정)

2) Missing ball : 볼이 제대로 붙지 않는 이슈

3) Abnormal pitch : 볼의 모양이 둥근 모양이 아닌 다른 모양을 가지는 이슈

4) Damaged ball : 볼이 손상

[MARK]

반도체 칩 표면에 해당 반도체의 명칭, 제조일, 제품의 특성, 일련번호, 랏트넘버 등을 표시하여 이슈 발생시 해당 반도체를 찾아 확인하는 작업을 하기도 한다. Ink와 Laser 방식이 있다.

Singulation(Trim)

Cutting punch를 이용하여 연결부인 Dambar를 잘라 단일 Package로 분리하는 공정이다.

Singulation 공정 조건

1) Blade Exposure: 패키지 두께를 고려하여 노출 범위를 정한다. (Blade : 두께=10 : 1)

2) Dressing: Blade 표면을 매끈하게 해주는 작업

3) Kerf width: 블레이드의 크기 조절

4) Feed rate: π x Blade 지름 x RPM으로 구한다.

TEST

E/L(electrical) test: 반도체 칩에 전기적 신호를 주어 전기적 성질을 확인 즉, 반도체 내부의 스펙을 확인한다. 고온과 저온에서 테스트하여 극한 상황에서도 작동이 잘 이루어 지는지 확인. Handler 를 통하여 확인하며 Good or Reject 으로 분류 하여 준다. 약 10k/hour로 가능하다.

*상업용 25~80℃, 산업용 25~125℃, 저온 테스트는 -40℃ 까지

Tester: Handler 뒷 부분에 부착되어 반도체 칩에 전기적 신호를 주고 난 뒤 그에 맞는 value값을 측정하여, Handler에서 분류를 할 수 있게 도와주는 역할을 한다.

DUT(Device under test) card : Tester 와 반도체 칩의 pin을 연결해주는 매개체로 VDD, VTT 와 GND(접지) power supply를 가지고 있다.

Test socket: 반도체 칩과 DUT card를 연결해주는 매개체로 Pogo는 메탈로, Rubber type은 고무로 되어 있으며 컨택 수준이 pogo보다 낮아 상황에 맞게 사용하여야 한다.

MARK: test 공정 이후에도 Mark를 진행하며 Packaging 공정에서 진행한 마킹에 추가하는 마킹을 한다. DATECODE와 Part Number 등을 마킹한다

*DATECODE : 년도와 주차를 기록(Ex : 1602=2016년도 2주차), Part Number : 디바이스 특성

Scan : E/L은 내부를 확인 한 것이고, Scan은 칩의 외부, 물리적 성질을 판단한다. Check marking, Solder ball, coplanarity(공명), PCB status, Die crack

Bake: 반도체 내부의 수분을 제거하기 위한 공정으로 일반적으로 125℃에서 진행한다. Floor life를 초기화 할 때 사용한다.

*Floor life : 습도가 있는 지역에서 노출되어 있던 시간

Pack: Moisture sensitive level 을 부착하여 부품의 습도를 관리 할 수 있도록 한다(JEDEC 스펙을 기준)

HIC(Humidity indicator card): 습도의 변화를 알 수 있게 하는 카드로 Moisture barrier Bag에 packing 할 때, HIC를 함께 보관하여 습도 변화를 측정한다. 하늘색이 분홍색으로 변화하면 Bake 공정이 필요하다.

Pack: Label을 부착하여 반도체 정보를 알 수 있게 해주며 Box, tape, Reel and Tray를 통해 운반하고 보호한다.

[Lead Frame package]

1) DIP (Dual inline package)

2) SIP (Single inline package) : power chip에 사용 된다.

3) ZIP : 지그재그 구조로 되어 있는 패키지

4) SOJ(Small j line) : 리드프레임이 j모양

5) LOC (Lead on chip)

QFP(Quad Flap Package): 작은 사이즈 package 적용에 용이하며 열 방출에 효율적이다. Plastic 재질사용으로 가볍다. 하지만 사이드 쪽만 사용 가능 하기 때문에 가운데 면을 사용하지 못하는 만큼 In, Out put 단자가 적다.

1) TQEP(Thin QFP)

2) LQFP: 1.4mm 두께

3) MQFP: 2mm~3.8mm일 경우

MLF(Micro lead frame): 구리 재질의 리드프레임을 사용하여 패키지 크기를 칩의 크기에 가깝게 만든 CSP 패키지 솔루션이다. 반도체 산업에서 많이 사용 되는 package기술로 제조공정이 안정적이고 제조방식 또한 안정적이다.

BGA: 이차원적 평면에 격자 형식으로 분포된 solder ball을 통하여 칩을 다음 레벨 패키지인 PCB등과 전기적으로 연결하는 것. Peripheral 형태보다 단위 package 면적당 매우 높은 수의 in, out put수를 가진다. 고성능 소자에 적합하다. 열 방출 solder ball을 칩 바로 아래 넣어 열을 방출하기 때문에 열 특성이 좋다.

PBGA: BGA에 Plastic 재질을 사용 한다. 리드 프레임 대신 PCB 기판을 사용하여 인덕턴스를 낮추고, 전기적/열 방출 능력과 표면실장성(SMT)을 대폭 향상시켰다. 하지만 Plastic 재질이기 때문에 Popcorn cracking과 같은 이슈가 있다(신뢰성 저하).

CGBA: 알루미나 세라믹 기판을 이용하여 습기를 차단하여 PBGA와 같이 수분 흡수로 인한 문제점이 적다. 환경적 문제에 안정성과 내성 등에 강하다. 하지만 무게가 무겁고 가격의 단가가 높은 단점이 있다.

CSP(Chip scale package): BGA 패키지가 발전한 패키지로 반도체 칩의 면적보다 약간 큰 패키지(반도체 칩이 전체 패키징중 80% 크기를 가진다). Solder ball과 같은 짧은 리드로 인한 인덕턴스의 감소와 개선된 전기적 성능을 가진다.

*Inductance :회로에 흐르는 전류의 변화에 의해 전자기유도로 생기는 문제

Flip chip: Wafer 에서 bare die 몰딩이 없고 외부에 노출되어 있는 경우, Die가 깨지는 이슈가 생기며 bump쪽 문제는 die를 뜯어내야 확인할 수 있다. 감춰진 연결부 문제는 x-ray장비가 필요한 단점을 가진다. 하지만 사이즈가 감소하고 기능성 증가, 성능의 향상, 신뢰성 과 열특성 향상의 장점이 있다.

Flux Dispensing(Flux 사용) -> Chip placement -> Solder Reflow -> Flux cleaning -> Underfill dispensing -> Underfill Cure 순서로 진행 된다.

FCCSP(Flip Chip Chip Scale package)

Flip chip process -> Moliding -> laser via -> via filling -> Ball attach

*Via : 두 개의 금속을 사용하는 구조에서 두 금속선을 접속시키는 매개체

WLCSP(Wafer level CSP): Wafer -> Dicing -> Packaging 순서가 아닌 Wafer -> Packaging -> Dicing 순서로 패키지 한다. Wafer의 크기가 커지고 반도체 칩 크기가 작아 질수록 더 낮은 제조 비용이 든다. 하지만 Burn in test가 필요하고 패키지의 충격 위험이 있다. 이는 Back side coating으로 완화 할 수 있다.

FOWLP(Pan out WLP): 웨이퍼 위에 일시적인 본드를 하고die를 붙여 molding후 필요 없는 부분을 제거 하는 방식. RDL칩크기를 1/16으로 만들 수 있다.

SOC: Chip 자체를 system기능을 할 수 있는 칩. 개발비용이 많이 들고 단가 또한 높다.

SIP: 여러 Chip들을 합한 것, SOC보다 짧은 시간 안에 제작 하고 제조단가가 저렴하다. SOC보다 성능은 낮으나 더 높은 성능의 칩을 개발 중이다.

COC(Chip on chip): 용량이 더 큰 메모리를 사용하는 것이 기술적으로 가능하나 높은 비용이 요구 된다. SIP의 성능과 비용 문제 해결이 필요하며 복합 DRAM(Merged DRAM) 보다 제조 비용을 크게 절감 할 수 있다.

POP

Logic과 Memory를 수직 결합해 패키지화 한 것으로, 보드 공간을 줄이고 핀 카운트를 낮추고, 시스템 통합. 그러나 시스템 통합에 한계가 있어 이중 Package 사용으로 미세한 오차와 불량품 발생 가능성이 있다. Sip 보단 시스템의 유연성과 확장성이 좋다.

TSV

반도체 Chip 적층 시 Chip들을 수직 관통하는 Via hole(미세 홀)을 형성 하여 Chip간의 전기적 신호를 전달하는 패키지 방식. Sip의 장점을 유지하며, SOC 대비 단점인 성능을 향상 시키는 것이 가능하다. Chip 간 interconnection 감소로 High density, Low power, hight speed, Thiner package 구현이 가능하다. 하지만 이종 칩 적층 시 불량 발생 가능성이 높으며 대규모 투자 비용이 필요하고 초기에는 수요의 불확실성이 존재한다.

TSV 기술 이용에 따른 효율적인 Wafer 이용

1) 단위 칩 면적 감소 필요 : 웨이퍼에 보다 많은 반도체 칩을 집적하기 위한 기술

2) TSV 기술로 반도체 칩 영역을 최소화 하여 Wafer 내에 가용 칩 개수를 늘릴 수 있다.

3) 이중 소자 끼리 접합이 가능

TSV 기술 특징

저전력 + 고성능 +경박단소, TSC는 기존 POP대비 35% 패키지 기를 축소할 수 있고, 전력소모는 POP대비 50%, Bandwidth는 8대 개선 할 수 있다.

*Bandwidth : 대역폭, 이 값이 크다면 같은 속도 대비 더 많은 Data 전송 가능

Via First and Via last

1) Via First: TSV 를 반도체 COMS 공정 이전에 형성

a) 폴리 실리콘 등을 전도체로 사용(구리와 같은 금속류 사용 하지 못한다)

b) 낮은 전도도로 제한적 인터커넥션

c) Cell Stack (3D Nand Flash)

CMOS + BEOL -> Vias -> Thinning -> Bonding

2) Via last : TSV를 Fab 의 BEOL 공정과 Bonding 이후에 진행하는 방식

a) 후공정 업체들이 웨이퍼를 받아서 TSV Package 구현 가능

b) CIS에 사용하는 방식

c) Dio to Wafer 또는 Wafer to Wafer 방식 (B2F)

*CIS : 이미지 센서

CMOS + BEOL -> Bonding -> Thinning -> Vias

728×90

반응형

[글로벌] 반도체 후공정 시장, 올해 23% 커진다…중국, ‘성장률 1위’ 이어갈까?

/사진=디미닛 제공

반도체 패키징 및 테스트 시장이 2년 연속 크게 확장될 것으로 예상되는 가운데 중국이 올해도 사장 높은 성장률을 기록할지 관심이 커지고 있습니다.

반도체 제조 공정은 전공정과 후공정으로 나뉩니다. 전공정은 반도체 칩을 설계하고 이를 웨이퍼에 새기는 것을 의미합니다. 이후 웨이퍼에 새긴 칩을 잘라 절연체로 감싸 외부 충격으로부터 보호하고 배선을 까는 작업들이 후공정에 해당합니다.

이때 반도체 후공정에 해당하는 패키징 및 테스트 시장이 올해도 가파르게 성장할 것으로 예상됩니다. 현지시간 1일 시장조사업체 트렌드포스에 따르면, 올해 전세계 반도체 패키징 및 테스트 시장 규모는 약 126조원에 이를 것으로 예상됩니다. 이는 전년 대비 약 23.2% 증가한 수치입니다. 또한 2021년(25.8%)에 이어 2년 연속 20% 이상 성장한다는 전망입니다.

지난해 관련 시장에서 중국이 가장 빠른 성장을 일궈낸 만큼 올해 중국의 성장률 수준에 시선이 쏠립니다. 2021년 중국 내 반도체 패키징 및 테스트 시장 규모는 약 49조원으로, 전년 대비 31.7% 확장됐습니다.

이는 중국 내 기업의 특징과 시장 상황이 맞물렸기 때문에 가능했습니다. 중국 기업 대부분은 반도체 제조와 후공정 단계에 집중돼 있습니다. 또한 고성능 컴퓨터(HPC)와 자동화의 전동화 추세로 인해 반도체 후공정 분야는 전세계적으로 호황을 맞이했습니다.

트렌드포스는 “현재 전세계 주요 자동차 생산국들이 신재생 에너지 자동차 보급률을 가속화하고 있다”며 “반도체 후공정 업체들도 자동차와 HPC 분야의 투자에 박차를 가하고 있다”고 설명했습니다. 다만 올해 중국 시장의 성장률에 대해서는 “중국 정부의 ‘제로 코로나’ 정책으로 중국 후공정 업체들이 수익성 악화를 피하지 못할 것”으로 예상했습니다. 물류 장애의 영향을 받아 운송효율은 뒤떨어지는 반면 물류 비용은 높아진다는 것입니다.

과연 중국의 반도체 후공정 시장 성장률이 올해는 얼마나 유지될 수 있을지 궁금합니다.

자료=미디어뱀부

정리=김현기 기자 [email protected]

e대한경제

“한국 반도체 설계·장비·소재·후공정 부문에서 약점”…올해 관련 투자 2兆 육박 기대

[e대한경제=김민주 기자] 최근 시스템 반도체 시장의 급성장에 발맞춰 주요 기업들이 ‘후(後)공정’에 뛰어들고 있다. 반도체 테스트 업체를 인수하며 시스템 반도체 시장에 합류한 두산을 필두로 삼성, LG 등 주요 기업들은 후공정 시장 진출을 확대하면서 견고한 밸류체인을 구축하는 데 힘을 보태고 있다. 완제품 업체에 뒤처져 찬밥 신세를 겪던 국내 후공정 업체들의 실적도 본궤도에 올라탔다.

15일 업계에 따르면 최근 국내 주요 업체들이 시스템 반도체 후공정 투자에 잇따라 나서며 관련 생태계 확장에 앞장서고 있다.

반도체 후공정은 웨이퍼 위에 미세한 회로를 그리는 전(前)공정 직후 진행되는 공정 과정이다. 후공정은 기판 위에 만들어진 회로들을 하나하나씩 자르고 외부와 접속할 선을 연결하고 패키지 하는 과정을 일컫는다.

최근 급격하게 성장 중인 시스템 반도체는 다품종 소량생산 방식인 만큼, 후공정이 차지하는 비중 역시 매우 크다. 파운드리(반도체 위탁생산)를 통해 생산되는 반도체의 최종 제품화가 후공정에 달려있어, 후공정 시장 전망은 밝다.

여기다 코로나19 이후 자리잡은 비대면 문화는 후공정 시장의 성장을 더욱 부추기는 모양새다. 한국과학기술기획평가원에 따르면 반도체 후공정인 패키징과 테스트 전문업체(OSAT)의 시장 규모는 지난 2019년 575억달러(약 71조원)에서 2026년 823억달러(약 101조7000억원)으로 성장할 것으로 관측된다.

현재 국내에서는 하나마이크론, SFA 반도체, 네패스 등이 글로벌 후공정 시장에서 10위권 내 이름을 올리고 있다. 이들은 메모리에 치우친 국내 반도체 산업 구조에 따라 글로벌 경쟁사들에 뒤처졌으나 최근 수익성이 좋은 파운드리 일감이 늘어나면서 비로소 성장궤도에 올라 탄 양상이다. 특히 하나마이크론과 SFA 반도체의 경우 지난해 영업이익이 전년보다 두 배가량 급증했다.

이에 따라 다른 국내 기업들도 발빠르게 후공정 시장 진입을 시도하고 있다. 지난 8일 두산은 국내 반도체 테스트 기업인 테스나를 인수한다고 밝힌 바 있다. 테스나는 지난 2002년 설립된 뒤 2013년 코스닥 시장에 상장한 시스템 반도체 후공정 테스트 기업이다.

기판 업체인 삼성전기와 LG이노텍은 오는 2027년까지 고급 반도체용 기판인 플립칩-볼그리드어레이(FC-BGA) 사업 확장을 위해 각각 약 1조4000억원, 4000억원 이상을 투입한다. 삼성전자는 최근 인텔, TSMC 등이 함께한 3D 패키징 기술을 협력하는 컨소시엄에 참여하기도 했다.

올해 관련 투자 규모는 더욱 확대될 전망이다. 세계 시스템 반도체 1위를 목표로 삼고 있는 삼성전자 또한 상생에 나서면서 후공정 투자 또한 더욱 활발해질 것이라는 관측이 나온다.

한국반도체산업협회는 소재·부품·장비 및 후공정 분야 중소·중견 기업의 올해 투자액이 약 1조8000억원에 달한다고 밝혔다. 다만 국내 시스템 반도체 시장 규모가 여전히 메모리에 비해 적은 만큼, 아직까지 갈 길은 멀다.

최도연 신한금융투자 연구원은 “한국은 반도체 생산에 강점을 가지고 있지만 설계, 장비, 소재, 후공정 부문에서 약점을 가지고 있다”며 “전세계 1, 2위 메모리 기업 삼성전자와 SK하이닉스가 있어 생산(91%) 쏠림이 강하지만 생산 외 밸류체인은 크게 약하다. 한국 내 대다수 밸류체인도 메모리에만 집중 구성돼 있다”고 지적했다.

이어 “비메모리 부문에서 설계 뿐 아니라 후공정, 고객대응 능력 확보도 중요하다”며 “인재 확보에 대한 산학 협력, 인센티브 등의 지원이 장기적으로 필요하고 장비, 소재, 부품 밸류체인 강화도 급하다”고 덧붙였다.

방진복을 입은 삼성전자 반도체 생산 라인 직원이 완성된 반도체를 살피고 있다. / 사진 : 삼성전자 제공

김민주기자 stella2515@

〈ⓒ e대한경제신문(www.dnews.co.kr), 무단전재 및 수집, 재배포금지〉

산업1부 김민주 기자 [email protected] 기자의 다른기사

“문제는 후공정이야” TSMC의 ‘마무리 투수’가 무서운 이유

삼성전자가 파운드리(반도체 위탁생산) 세계 1위 TSMC와 시장점유율 격차를 좀처럼 좁히지 못하고 있는 가운데 ‘파운드리 생태계’를 강화해야 한다는 지적이 나왔다. 특히 반도체 제조의 마무리 단계인 후공정 기술에서 ‘대만 생태계’에 크게 뒤진다는 분석이다.

반도체 조립·테스트하는 후공정 급성장

OSAT 세계 상위 10개 중 6개는 대만 업체

“후공정 포함한 파운드리 생태계 키워야”

후공정 상위 10위 중 대만 업체가 6곳

14일 시장조사업체인 트렌드포스와 미국 반도체산업협회(SIA) 등에 따르면, 올 2분기 전 세계 상위 10대 반도체 조립‧테스트 아웃소싱(OSAT) 기업의 매출 규모는 전년 동기 대비 26.4% 증가한 78억8000만 달러(약 9조2500억원)였다. 이 기간 전 세계 반도체 시장 매출이 1336억 달러(약 157조원)인 것을 고려하면 6%도 안되지만, 반도체 제조 공정에선 필수적인 시장이다.

반도체 후공정 시장은 대만 업체들이 장악하고 있다. 시장점유율 23.7%로 1위인 ASE를 비롯해 4위 SPIL(점유율 11.8%), 5위 PTI(9.4%), 8위 KYEC(3.5%), 9위 칩모스(3.2%), 10위 칩본드(3.2%) 등 대만 기업이 세계 10대 기업 중 6개를 차지하고 있다.

팹리스-파운드리-후공정 생태계 자리잡아

대만은 미디어텍 등 팹리스가 맡긴 설계에 따라 TSMC와 UMC 등 파운드리가 전공정을 맡고, 후공정을 자국 협력사인 ASE·SPIL 등이 담당하는 ‘반도체 생태계’가 오래 전부터 자리잡았다.

애플 의존도가 높은 시장 2위 미국 암코(Amkor)를 제외한 나머지 10위권엔 중국 업체들이 포진해 있다. 업계 3위인 JCET(14%)와 6위 TFME(7.5%), 7위 화톈(5.9%) 등이다. 중국 업체들 역시 AMD 등에서도 수주를 하지만 SMIC를 비롯한 자국 회사의 물량이 많다.

세계 25대 OSAT 기업 중 한국은 단 3곳

반도체 제조는 크게 두 가지로 나뉜다. 웨이퍼에 회로를 인쇄하는 전공정과 웨이퍼를 개별 칩 단위로 분리･조립해 최종 제품인 반도체 칩을 제품화(패키징)하고 성능･신뢰성을 테스트하는 후공정이다. 야구로 치자면 전공정이 선발 투수이고, 후공정이 마무리 투수다.

삼성전자 같은 종합 반도체 기업(IDM)이나 TSMC 등의 파운드리 업체도 후공정 기술을 보유하고 직접 수행도 하지만, 시스템 반도체에선 후공정 전문 업체에 외주를 맡기는 것이 일반적이다.

한국에도 하나마이크론, SFA반도체, 엘비세미콘, 네패스, 시그네틱 등의 전문 OSAT 기업이 있다. 하지만 세계 메모리 1~2위 업체인 삼성전자‧SK하이닉스의 혜택을 많이 받지 못했다.

국내 OSAT 기업의 한 임원은 “한국은 소품종 대량생산을 하는 메모리 중심이다 보니 삼성이나 하이닉스가 직접 후공정을 처리했다”며 “최근에야 파운드리 등 시스템 반도체의 중요성이 부각하면서 국내 OSAT 기업들의 수주가 늘고 있다”고 말했다.

후공정 시장, 2026년 823억 달러로 성장

국내 OSAT 기업의 입지도 좁다. 반도체 전문 시장조사업체인 욜디벨로프먼트와 한국과학기술기획평가원(KISTEP)에 따르면, OSAT 시장 규모는 2019년 575억 달러(약 67조6000억원)에서 2026년 823억 달러(96조7000억원)로 성장할 전망이다. 하지만 2018년 기준 상위 25대 OSAT 기업에 한국은 SFA와 하나마이크론, 네패스 세 곳만 포함됐다. 대만은 12곳, 중국은 4곳이었다.

한국이 후공정 분야를 외면했던 것은 아니다. 국가과학기술지식정보서비스(NTIS)에 따르면 2017~2019년 한국의 시스템 반도체 분야 연구개발(R&D) 투자액은 약 2조4211억원이었다. 이 중 반도체 패키징 분야 R&D 비용은 3800억원가량이었다. 이에 대해 업계 전문가는 “대만처럼 파운드리 생태계 조성을 위한 것이 아니라 정부 개별 과제 수행 식으로 돈이 쓰이면서 큰 성과가 없었다”고 지적했다.

“연구개발 3800억 투자했지만 성과 없어”

채명식 KISTEP 연구원은 “메모리 반도체 중심의 국내 반도체 산업 문제점이 패키징 기술을 포함한 반도체 후공정 산업에서도 유사하게 노출됐다”며 “주요 선진국이 후공정 기술 확보에 적극적인 만큼 한국도 종합적인 사업 추진이 필요하다”고 강조했다.

키워드에 대한 정보 반도체 후 공정

다음은 Bing에서 반도체 후 공정 주제에 대한 검색 결과입니다. 필요한 경우 더 읽을 수 있습니다.

이 기사는 인터넷의 다양한 출처에서 편집되었습니다. 이 기사가 유용했기를 바랍니다. 이 기사가 유용하다고 생각되면 공유하십시오. 매우 감사합니다!

사람들이 주제에 대해 자주 검색하는 키워드 [📖산업공부] 반도체 후공정 패키지 OSAT 기술 이해 (FOWLP, FOPLP, TSV, SiP, SoP)

• 주식
• 주가
• 가치투자
• 코스닥
• 스터디
• 공부
• 반도체
• semiconductor
• EUV
• SiP
• SoP
• 전공정
• 후공정
• 업종
• 섹터
• 산업
• 웨이퍼
• WLP
• FOWLP
• FOPLP
• Fan out
• Fan in
• TSV
• 3D패키징
• OSAT
• 네패스
• 하나마이크론
• 테스나
• 티에스이
• 엘비세미콘
• Bumping
• Interposer
• FCBGA
• BallGridArray
• Flip Chip
• FC-BGA
• 애플카
• 테마주
• 테마

[📖산업공부] #반도체 #후공정 #패키지 #OSAT #기술 #이해 #(FOWLP, #FOPLP, #TSV, #SiP, #SoP)

---

YouTube에서 반도체 후 공정 주제의 다른 동영상 보기

주제에 대한 기사를 시청해 주셔서 감사합니다 [📖산업공부] 반도체 후공정 패키지 OSAT 기술 이해 (FOWLP, FOPLP, TSV, SiP, SoP) | 반도체 후 공정, 이 기사가 유용하다고 생각되면 공유하십시오, 매우 감사합니다.