당신은 주제를 찾고 있습니까 “인터 포저 – ‘가장 도전적’이라고 평가된 삼성전자의 환상적인 신기술… 반도체의 한계를 넘어버리다!“? 다음 카테고리의 웹사이트 ppa.maxfit.vn 에서 귀하의 모든 질문에 답변해 드립니다: https://ppa.maxfit.vn/blog/. 바로 아래에서 답을 찾을 수 있습니다. 작성자 에스오디 SOD 이(가) 작성한 기사에는 조회수 154,850회 및 좋아요 3,478개 개의 좋아요가 있습니다.
인터포저는 IC 칩과 PCB 사이에 추가적으로 삽입하는 미세회로 기판이다. 중간 수준의 배선을 구현해 칩과 기판을 물리적으로 연결해준다. 일반적으로 패키지 안에 실장하는 반도체 칩이 많아질수록 인터포저의 면적도 함께 증가해 공정상의 어려움도 커진다.
인터 포저 주제에 대한 동영상 보기
여기에서 이 주제에 대한 비디오를 시청하십시오. 주의 깊게 살펴보고 읽고 있는 내용에 대한 피드백을 제공하세요!
d여기에서 ‘가장 도전적’이라고 평가된 삼성전자의 환상적인 신기술… 반도체의 한계를 넘어버리다! – 인터 포저 주제에 대한 세부정보를 참조하세요
날이 갑자기 추워졌습니다. 코감기 걸려서 목소리가 맹맹합니다. 이번주에 눈 수술도 했고 영 컨디션이 좋진 않네요.
요즘 해외 학회부터 여러 일정들이 겹쳐서 많이 바빴습니다. 출장 가기 전에는 반팔티 입고 돌아다녔었는데… 미국은 도착하니 초겨울이고, 귀국하니까 한국도 추워졌네요.
아무튼 컨디션이 썩 좋지 않다보니 12층 TSV 기사가 발표된 지 5일 정도 지났음에도 이제야 올리게 됩니다. 영상에서도 말했듯 전자패키지는 제가 연구하고 있는 분야라 하고 싶은 말이 많았고 더 길게 영상을 만들고 싶었는데 감기에 걸려서 오래 영상을 찍기 쉽지 않더군요.
아무튼 흥미롭게 봐주시길.
감사합니다.
– 출처
1. 장우정 기자, 조선비즈, 191007, “삼성전자, 12단 TSV 기술 개발…”
2. Thadesar et al, Transactions on components, packaging and manufacturing technology, 2016
3. 김병욱, 반도체 패키징 공정기술의 이해와 전망, 이슈앤테크, 2015
-BGM
Destination Unknown (유튜브 무료 제공 음원)
#반도체 #전자패키지 #삼성전자
인터 포저 주제에 대한 자세한 내용은 여기를 참조하세요.
글라스 인터포저(INTERPOSER) 기술 -하나AMT : 네이버 블로그
인터포저 (Interposer)란 · 미세 공정으로 제작된 집적회로 (Integrated Circuit, IC)의 · I/O 패드 (Input/Output pad, I/O pad) 크기가 · 인쇄회로기판 ( …
Source: m.blog.naver.com
Date Published: 2/2/2022
View: 5445
반도체 기술 탐구: 차세대 패키지 기술 종합 2 – 인터포저
인터포저(Interposer)는 직접회로(IC) 칩과 PCB(인쇄회로 기판) 상호 간의 회로 폭 차이를 완충시키는 역할을 한다. 로직, HBM 등의 칩은 입출력 단자( …
Source: tristanchoi.tistory.com
Date Published: 8/29/2022
View: 1331
삼성전자, 하나의 반도체처럼 동작하는…’I-Cube4′ 개발
▷ 인터포저(Interposer)는? IC 칩과 PCB 사이에 추가적으로 삽입하는 미세회로 기판을 의미하며 중간 수준의 배선을 구현해 칩과 기판을 물리적으로 연결 …
Source: www.thedailypost.kr
Date Published: 8/20/2022
View: 2134
2.5D 집적을 위한 인터포저 기술개발 동향
여 TSV가 있는 실리콘 인터포저 위에 2차원적으로 집적한 제품을 고객사들에게 선적하기 시작했다. 이와 같은 2.5D 집적 기술은 3D IC 집적 기술의 상용화를 위한 중간 …
Source: ettrends.etri.re.kr
Date Published: 5/9/2021
View: 5005
차세대 SiP 기술 `TSV 인터포저`…남은 과제는 값비싼 설비 …
인터포저는 서킷 보드와 칩 사이에 들어가는 기능성 패키지 기판이다. 시스템온칩(SoC)과 달리 물성이 다른 칩들을 넣을 수 있고 수율도 높다. 지금까지 …
Source: www.etnews.com
Date Published: 8/29/2022
View: 6277
인터포저 PoP-앰코 테크놀로지
앰코의 대표 기술인 인터포저 PoP (Interposer Package on Package) 플랫폼은 NCP를 활용한 열압착 공정 (TCNCP) 방식, 모세관 언더필 (Capillary Underfill, …
Source: amkor.com
Date Published: 2/11/2022
View: 801
DNP, 칩과 기판을 전기적으로 연결하는 ‘인터포저’ 개발
이러한 문제를 극복하기 위해 차세대 반도체 패키징 기술이 주목받고 있다. 인터포저 표면에 여러 칩(CPI, AI 프로세서, 메모리 등)을 고밀도로 장착해 …
Source: icnweb.kr
Date Published: 3/3/2021
View: 6154
주제와 관련된 이미지 인터 포저
주제와 관련된 더 많은 사진을 참조하십시오 ‘가장 도전적’이라고 평가된 삼성전자의 환상적인 신기술… 반도체의 한계를 넘어버리다!. 댓글에서 더 많은 관련 이미지를 보거나 필요한 경우 더 많은 관련 기사를 볼 수 있습니다.
주제에 대한 기사 평가 인터 포저
- Author: 에스오디 SOD
- Views: 조회수 154,850회
- Likes: 좋아요 3,478개
- Date Published: 2019. 10. 12.
- Video Url link: https://www.youtube.com/watch?v=rHuzRaAvlMQ
삼성전자, 차세대 패키징 기술 ‘I-Cube4’ 개발…CPU와 고대역폭 메모리 한 번에
로직과 HBM 4개를 한 패키지에 구현… 하나의 반도체처럼 동작
실리콘 인터포저 적용… 안정적인 전력 공급, 초미세 배선 구현
열 방출 성능 우수한 독자 구조, 생산 기간 단축, 수율 향상
HPC, AI/클라우드 서비스, 데이터센터 등 다양한 응용처 적용 확대
삼성전자, 차세대 반도체 패키지 기술 ‘I-Cube4’. 사진제공=삼성전자
[오피니언뉴스=정세진 기자] 삼성전자는 로직 칩과 4개의 HBM(High Bandwidth Memory) 칩을 하나의 패키지로 구현한 독자 구조의 2.5D 패키지 기술 ‘I-Cube4’를 개발했다고 6일 밝혔다.I-Cube4(Interposer-Cube4)는 고대역폭 데이터 전송과 고성능 시스템 반도체를 요구하는 고성능컴퓨팅(High Performance Computing), 인공지능(AI)·클라우드 서비스, 데이터센터 등을 중심으로 폭넓게 활용될 것으로 기대된다.
삼성전자가 I-Cuve4 기술을 개발했다. 자료제공=삼성전자
삼성전자 ‘I-Cube’는 실리콘 인터포저 위에 중앙처리장치(CPU), 그래픽처리장치(GPU) 등의 로직과 HBM을 배치해 하나의 반도체처럼 동작하도록 하는 이종 집적화(Heterogeneous Integration) 패키지 기술이다.
HBM은 D램을 수직으로 쌓은 뒤 실리콘관통전극(TSV)기술을 활용해 D램을 연겨하는 기술을 말한다.
D램 등 메모리 반도체는 한번에 전송할 수 있는 데이터 양을 대역폭(Bandwith)으로 나타내는데, HBM은 데이터 전송을 위한 대역폭을 늘려 기존보다 훨씬 더 많은 데이터를 한번에 전송할 수 있다.
슈퍼컴퓨터와 데이터센터 등에서 처리해야할 데이터 양이 늘면서 CPU와 GPU의 연산능력이 날로 발전하고 있다. 이와 함께 데이터 입출력을 담당하는 메모리 반도체의 데이터 전송 속도도 중요해지고 있다. HBM은 D램을 적층하는 방식으로 이 문제를 해결한 기술이다.
삼성전자의 I-Cube4는 HBM 기술을 활용한 복수의 칩을 1개의 패키지 안에 배치해 전송 속도는 높이고, 패키지 면적은 줄였다.
삼성전자는 I-Cube4에 실리콘 인터포저(Si-Interposer)를 적용해 초미세 배선을 구현했으며, 반도체 구동에 필요한 전력도 안정적으로 공급할 수 있도록 했다.
인터포저(Interposer)는 직접회로(IC) 칩과 PCB(인쇄회로 기판) 상호 간의 회로 폭 차이를 완충시키는 역할을 한다. 로직, HBM 등의 칩은 입출력 단자(bump)가 촘촘히 배치되어 있으나, PCB는 고성능 칩과 입출력 단자의 밀도가 약 20배 차이 난다. 인터포저는 IC 칩과 PCB 사이에 추가적으로 삽입하는 미세회로 기판이다. 중간 수준의 배선을 구현해 칩과 기판을 물리적으로 연결해준다.
일반적으로 패키지 안에 실장하는 반도체 칩이 많아질수록 인터포저의 면적도 함께 증가해 공정상의 어려움도 커진다.
삼성전자는 100 마이크로미터 수준의 매우 얇은 인터포저가 변형되지 않도록 재료, 두께 등 다양한 측면에서 반도체 공정·제조 노하우를 적용했다.
또한 I-Cube4에 몰드를 사용하지 않는 독자적인 구조를 적용해 열을 효율적으로 방출하도록 했다.
삼성전자는 패키지 공정 중간 단계에서 동작 테스트를 진행해 불량을 사전에 걸러내고, 전체 공정 단계를 줄여 생산 기간을 단축했다.
강문수 삼성전자 파운드리사업부 마켓전략팀 전무는 “고성능 컴퓨팅 분야를 중심으로 차세대 패키지 기술의 중요성이 높아지고 있다”라며 “삼성전자는 I-Cube2 양산 경험과 차별화된 I-Cube4 상용화 기술 경쟁력을 기반으로 HBM을 6개, 8개 탑재하는 신기술도 개발해 시장에 선보이겠다”라고 밝혔다.
한편 삼성전자는 2018년 로직과 2개의 HBM을 집적한 I-Cube2 솔루션을 선보였으며, 2020년에는 로직과 SRAM을 수직 적층한 X-Cube 기술을 공개하며 차세대 패키지 기술도 차별화하고 있다.
글라스 인터포저(INTERPOSER) 기술 -하나AMT
인터포저를 사용할 시의 장점은 다음과 같이 정리될 수 있습니다.
1.기존의 스택형 다이 및 와이어와 비교하였을 때, 더욱 넓은 범위의 신호 전
달을 가능하게 해주어 이를 통한 시스템 내 IP 블록 간의 거리를 단축, 최종적으로 저항 및 커패시턴스 (Capacitance, 전기 용량) 딜레이를 최소로감축시킬 수 있습니다.
2. SLP (Substrate Like PCB)와 같은 기존 회로 설계 공법과 비교하여, 인터포저를 적용할 경우 공정 시간의 단축 및 이를 통한 기판의 가격 절감을 확보할 수 있습니다.
3.기존 PCB가 일반적으로 75 μm 정도의 선폭을 가지는 한 편, 인터포저 적용 시 해당 선폭을 5 μm 까지 줄일 수 있음. 또한, 기판들 사이의 인터포저를 통한 반도체적인 연결점 (Interconnect)의 형성으로 인한 장치 효율의증대 역시 기대할 수 있습니다.
이러한 점은 최종적으로장치가 소모하는 전체전력의 절감으로 이어질 수 있습니다.
반도체 기술 탐구: 차세대 패키지 기술 종합 2 – 인터포저
728×90
인터포저 접근법
인터포저(Interposer)에 대해 살펴보자. 복수 칩 결합을 위해 인터포저를 사용한 패키지 기술이 사용된다.
인터포저는 한 소켓 또는 다른 소켓으로의 연결 사이를 라우팅하는 전기 인터페이스를 말한다. 인터포저의 목적은 기본적으로 전기 배선을 더 넓은 피치로 확장하거나 배선을 다른 피치의 배선으로 다시 라우팅하는 것이다. Interposer는 “사이에 넣다”를 의미하는 라틴어 “interpōnere”에서 유래한 말이다.
인터포저(Interposer)는 직접회로(IC) 칩과 PCB(인쇄회로 기판) 상호 간의 회로 폭 차이를 완충시키는 역할을 한다. 로직, HBM 등의 칩은 입출력 단자(bump)가 촘촘히 배치되어 있으나, PCB는 고성능 칩과 입출력 단자의 밀도가 약 20배 차이 난다. 인터포저는 IC 칩과 PCB 사이에 추가적으로 삽입하는 미세회로 기판이다. 중간 수준의 배선을 구현해 칩과 기판을 물리적으로 연결해준다.
고성능 반도체는 추세적으로 높은 라우팅 밀도를 요구하고, 궁극적으로 5㎛ 이하 선폭이 목표다. 하지만 기존 PCB 기술로는 달성하기 어렵기 때문에 반도체 공정 기반의 인터포저를 대안으로 주목한다. 인터포저를 활용하면 5㎛ 이하 선폭을 구현할 수 있고, Intel의 2.5D 실리콘 인터포저는 1㎛ 이하 선폭을 지향한다. 현재 기술별 선폭은 FC-BGA가 8~10㎛, FO-MCM이 2~3 ㎛, 실리콘 인터포저가 0.4~1㎛, EMIB 등 브리지 칩이 2~3㎛ 수준이다
인터포저의 일반적인 접근법은
① Die와 Die간 라우팅을 위해 고밀도 재배선층을 결합한 다음,
② BGA 기판 내에서 다소 완화된 수준의 라우팅을 수행한다.
고밀도 재배선층을 가진 2.5D 실리콘 인터포저, FO-MCM 또는 EMIB가 Flip chip 형태로 더 큰 BGA 기판에 장착된다. 이러한 개념은 오랫동안 연구되다가 2017년이 돼서야 상용화됐고, 2.5D/실리콘 인터포저, 3D-TSV, FO-MCM, Intel EMIB 등으로 발전하고 있다.
연산, 그래픽 처리, AI, 네트워크 등 최신 응용처에서는 복수 칩 결합 패키지가 보편화되고 있다. 이유는 반도체의 성능과 원가가 지속적으로 개선될 것으로 본 ‘Moore의 법칙’이 약화되고 있기 때문이다. 즉, 반도체 성능 향상이 둔화되고 있는 반면에, 새로 운 세대 반도체의 원가는 매우 비싸다. 설계자들이 찾은 대안이 이종 칩 결합이다. 이종 칩 결합 기술에 기반하면, 프로세서를 메모리나 칩셋에 매 우 근접하게 최적의 형태로 연결할 수 있어 프로세서의 성능이 향상된다. 마찬가지로 복수 프로세서를 하 나의 패키지에 결합함으로써 전체 시스템의 성능도 향상된다.
미세 패턴 솔루션 제공
모든 인터포저는 Die와 Die간 10,000개 이상의 연결을 가능하게 하는 미세 패턴 솔루션을 제공한다. 현재 GPU/CPU/ASIC 등과 메모리, 송수신기를 결합하는 패키지에 사용된다. Prismark에 의하면, 전체 인터포저 수요는 연간 웨이퍼 3만장 규모이고, 주로 실리콘 인터포저 형태다.
인터포저 수요는 2017년 첫해 100만개에서 2022년에는 700만개로 증가할 전망이다. 고성능 컴퓨팅 및 통신기기의 그래픽 프로세서 위주로 쓰일 것이다. 다만, 비싼 원가, 복잡한 조립 및 테스트, 제한된 인터포저 공급능력 등이 극복 과제다.
FO-MCM(Multi-Chip Module)은 Fan out WLP 기술을 기반으로 하는데, 2개 이상의 Die를 2~3㎛의 미세 선폭을 가진 재배선층으로 결합한다. FO-MCM 기판이 더 큰 BGA 기판에 장착된다. TSMC가 이미 상용화했다.
인터포저 원가가 과제
원가 측면에서 본다면, TSV 공정을 포함한 수동 실리콘 인터포저 원가는 대략 ㎟당 5센트로 파악된다. 이러한 원가 부담을 안고 복수 Die 전체 크기에 해당하는 대면적 실리콘 인터포저를 수용할 제품은 많지 않을 것이다. CoWoS(Chip on Wafer on Substrate) 기술로 실리콘 인터포저 패키지 시장을 선도 하고 있는 TSMC도 저원가 대안 기술(CoWoS-L)로서 유기 재배선층 인터포저를 사용하는 방식을 선보였다. CoWoS-L은 부분적인 실리콘 인터포저를 유기 재배선층 인터포저에 통합하는 기술이다.
2.5D 실리콘 인터포저
2.5D 실리콘 인터포저 방식은 프로세서와 메모리 등 Die를 Flip chip 형태로 고밀도 실리콘 인터포저에 부착한 다음, 실리콘 인터포저를 Flip chip 형태로 BGA 기판에 부착한다. 프로세서와 메모리, 기타 부품을 상호연결해 성능을 더욱 개선시키고자 하는 목적이다.
실리콘 인터포저는 여러 장점을 가지는데, 실리콘 생산라인에서 제조되기 때문에 메모리와 프로세서의 라우팅 밀도와 일치시킬 수 있고, 패키지 기판과 결합함에 있어 성능 저하가 없다. TSMC는 고밀도 캐패시터를 실리콘 인터포저에 통합해 성능을 개선시키려 시도하고 있다.
하지만, 원가가 분명한 단점이다. 원가를 극복하기 위해 능동 실리콘 인터포저를 사용하는 방법과 작은 실리콘 상호연결 브리지를 사용하는 방법 등이 고려되고 있다.
2.5D 패키지로 구현된 고성능 프로세서는 고성능 AI와 네트워킹을 위한 CPU, GPU, TPU 등이다. Xilinx가 처음 채택한 이후 Intel, AMD, Nvidia, Google, Broadcom, HiSilicon 등이 채택했다.
Nvidia의 GPU Tesla 시리즈가 대표적이다. TSMC의 7nm 공정과 CoWoS 패키지 기술에 의해 제조되고 있다. 이 구조에서 GPU와 6층으로 적층된 HBM2 메모리가 43×27㎜ 크기 실리콘 인터포저에 장착 된다. 실리콘 인터포저가 Die간 모든 상호연결을 담당하고, 실리콘관통전극(TSV; Through Silicon Via) 을 가지고 있어 패키지 기판까지 연결이 이루어진다.
FC-BGA 기판은 55×55㎜ 크기에 5-2-5층 구조로 돼 있다. 실리콘 인터포저와 메인 보드간 연결은 패키지 기판을 통해 이루어져야 한다. 이로 인해 전형적인 2.5D 실리콘 인터포저 패키지에서는 FCBGA가 더욱 완화된 선폭을 가지게 되고, 층수가 많아지며, 면적이 넓어진다.
실리콘 인터포저의 크기는 프로세서와 메모리 스택의 크기에 좌우된다. TSMC의 로드맵에 따르면 현재는 6층 메모리 스택 구조지만, 올해 8층 구조를 갖추고, 2023년에는 12층 메모리 스택과 3개 프로세 서를 수용하고자 한다. 이에 따라 실리콘 인터포저는 현재 1,760㎟에서 올해 중 2,600㎟로 커져야 하 고, FC-BGA는 55×55㎜에서 70×78㎜로 확대될 것이다.
유기(Organic) 인터포저
실리콘 인터포저보다 원가가 싼 대안으로서 유기 인터포저를 사용하기도 한다. 유기 인터포저는 재배 선층이 복수 Die간 고밀도 상호연결을 담당하는 형태인데, 속도보다는 소형화에 초점을 맞춘다. 다만, 유기 재배선층이 실리콘과 같은 고밀도를 구현하기는 어렵다.
삼성전자가 대표적 사례다. 삼성전자 방식은 ① 임시 캐리어에 재배선층을 형성하고, ② Die를 마이크로범프로 재배선층에 부착한 다음, ③ 몰딩 컴파운드를 통해 Die를 고정시킨다. ④ 임시 캐리어를 떼어 내고 범프를 부착하고 나서 ⑤ 복수 Die 조립체를 FC-BGA 기판에 장착한다.
Shinko가 경쟁 기술(iTHOP RDL 인터포저)을 개발했는데, 먼저 재배선층 구조를 만들고, FC-BGA 기반에 장착한 다음에 Die 조립을 진행하는 방식이다.
AP용 인터포저는 저사양 FC-CSP
Application Processor용 인터포저는 저사양 FC-CSP에 해당한다. 삼성전자가 2017년 갤럭시 S8부터 인터포저를 채용함으로써 국내 생태계가 활성화됐다. AP 회로 밀도가 높아짐에 따라 AP와 FC-CSP 사이에 매개체로 쓰인다. 삼성전자가 웨이퍼, Glass, Substrate 소재 등 다방면으로 연구하다가 Substrate로 결론 내린 것으로 알려진다. 현재로서는 삼성전자에 국한된 시장이다. AP용 인터포저는 대체로 2~3층 저층 구조다 보니 High-end AP용 FC-CSP에 비해 판가는 20~30% 수준으로 추정된다. 심텍과 삼성전기가 공급을 주도하고 있다.
출처: 키움증권, Prismark, TSMC, 삼성전자
뜨리스땅
728×90
삼성전자, 하나의 반도체처럼 동작하는…‘I-Cube4’ 개발
[데일리포스트=장서연 기자] “고성능 컴퓨팅 분야를 중심으로 차세대 패키지 기술의 중요성이 높아지고 있습니다. 삼성전자는 I-Cube2 양산 경험과 차별화된 I-Cube4 상용화 기술 경쟁력을 기반으로 HBM을 6개, 8개 탑재하는 신기술 역시 개발해 시장에 선보이겠습니다.”(파운드리사업부 마켓전략팀 강문수 전무)삼성전자가 로직 칩과 4개의 HBM(High Bandwidth Memory) 칩을 하나의 패키지로 구현한 독자 구조의 2.5D 패키지 기술인 ‘I-Cube4(Interposer-Cube4)’ 개발에 성공했다.
I-Cube4는 고대역폭 데이터 전송과 고성능 시스템 반도체를 요구하는 HPC(High Performance Computing)와 AI/클라우드 서비스, 데이터센터를 중심으로 다양하게 활용될 전망이다.
I-Cube는 실리콘 인터포저 위에 CPU, GPU 등 로직과 HBM을 배치해 하나의 반도체처럼 동작하도록 하는 이종 집적화 패키지 기술이며 이를 통해 복수의 칩을 1개의 패키지 내에 배치해 전송 속도는 높이는 반면 패키지 면적은 줄일 수 있는 장점을 보유하고 있다.
아울러 I-Cube4에 실리콘 인터포저를 적용해 초미세 배선을 구형했고 반도체 구동에 요구되는 전력 역시 안정적으로 공급할 수 있도록 했다.
일반적으로 패키지 내 실장하는 반도체 칩이 많아질수록 인터포저 면적도 함께 증가해 공정상 어려움도 높아지고 있다. 이 같은 점을 감안해 삼성전자는 100 마이크로미터(㎛) 수준의 매우 얇은 인터포저가 변형되지 않도록 재료와 두께 등 다양한 측면에서 반도체 공정 및 제조 노하우를 적용했다.
여기에 I-Cube4에 몰드를 사용하지 않는 독자적인 구조를 적용해 열을 효율적으로 방출도록 했으며 특히 패키지 공정 중간 단계에서 동작 테스트를 진행해 불량을 사전에 걸러내는 한편 전체 공정 단계를 줄여 생산 기간을 단축했다.
삼성전자는 지난 2018년 로직과 2개의 HBM을 집적한 I-Cube2 솔루션을 선보인데 이어 지난해 로직과 SRAM을 수직 적층한 X-Cube 기술을 공개, 차세대 패키지 기술도 차별화했다.
◆ 용어 해설
▶ I-Cube(Interposer-Cube)는? 삼성전자가 선보인 독자적인 2.5D 패키지 솔루션 브랜드이며 I-Cube 뒤에 붙는 숫자는 HBM 챕 개수를 의미한다.
▶2.5D 패키지 기술은? 인터포저(Interposer)를 이용하여 로직 칩(CPU, GPU 등)과
메모리 칩(HBM 등)을 모두 1개의 패키지 내에 배치해 성능은 높이고 패키지 면적은 줄이는 기술이다.
▶ 인터포저(Interposer)는? IC 칩과 PCB 사이에 추가적으로 삽입하는 미세회로 기판을 의미하며 중간 수준의 배선을 구현해 칩과 기판을 물리적으로 연결해주는 역할을 한다.
▶ HBM(고대역폭 메모리, High Bandwidth Memory)? 고대역폭 메모리 규격으로 데이터를 읽고 쓰는 속도에 따라 세대별로 HBM, HBM2, HBM2E, HBM3 등으로 구분되고 있다.
▶ 몰드(Mold)? 패키지 공정 과정에서 발생 가능한 습기와 진동, 충격에서 칩을 보호하기 위해 열경화성 수지를 사용, 칩을 감싸는 소재이며 삼성전자는 I-Cube에 몰드 공정이 필요없는 독자 구조를 적용해 우수한 열 방출 특성을 확보했다.
저작권자 © 글로벌 뉴스 미디어 채널 데일리포스트 무단전재 및 재배포 금지
차세대 SiP 기술 `TSV 인터포저` 주목…남은 과제는?
반도체 후공정(패키징) 업계의 차세대 먹거리로 ‘실리콘관통전극(TSV) 인터포저(Interposer)’가 부상하고 있다. 사물인터넷(IoT)이 화두로 떠오르면서 프로세서, 메모리, 미세전자기계시스템(MEMS) 센서 등 이종 반도체(칩)간 결합이 중요해지고 있기 때문이다. 그러나 설비 투자 부담과 효율성 확보가 난제다.
최근 업계에 따르면 차세대 시스템인패키징(SiP) 기술로 TSV 인터포저가 주목받고 있다. 인터포저는 서킷 보드와 칩 사이에 들어가는 기능성 패키지 기판이다. 시스템온칩(SoC)과 달리 물성이 다른 칩들을 넣을 수 있고 수율도 높다. 지금까지 인쇄회로기판(PCB)·유기(Organic) 기판이 쓰였으나 전도성이 낮고 열을 제때 빼내지 못했다.
TSV 인터포저는 실리콘 웨이퍼 위에 칩들을 얹거나 실장하고 기판에 구멍을 뚫은 후 내부를 전도체로 채워 칩 간, 칩과 PCB 간을 연결한다. PCB·유기 기판보다 미세 선폭을 구현할 수 있고 배선·비아의 크기도 줄일 수 있다. 칩과 같은 재질이라 전도성이 높고 열 팽창계수(CTE)가 같아 온도 변화에 따른 위험이 없다. 노후한 반도체 설비도 그대로 이용할 수 있다.
이에 따라 패키징 전문 업체들은 TSV 인터포저 시장 선점에 나섰다. 하나마이크론(대표 한호창, 최창호)은 국내에서는 유일하게 TSV 인터포저 생산 기술을 보유한 이피웍스(대표 김구성)에 지난해 투자했다. 앰코테크놀로지코리아(대표 김주호)와 스태츠칩팩리미티드코리아(대표 김원규)도 연구개발(R&D)에 한창이다.
그러나 고가의 TSV 장비와 적합한 애플리케이션 확보가 문제다. 패키징만 처리하기에는 TSV 장비 가격이 만만치 않다. 정부가 국책 과제로 국내 장비 업체들에 TSV 장비 개발을 지원했으나 양산 단계는 아니다. 김구성 이피웍스 대표는 “설비 투자 부담으로 업체 다수가 TSMC, UMC 등 외국 외주생산(파운드리) 업체에서 받은 실리콘 인터포저에 범핑 등 후면 작업만 하고 있다”라고 말했다.
애플리케이션도 난제다. TSV 인터포저는 PCB·유기 인터포저보다 많게는 10배 정도 비싸다. 가격차를 상쇄하기 위해서는 고성능 메모리·프로세서·MEMS센서 등 고부가 애플리케이션이 올라가야 한다. 김재동 앰코테크놀로지코리아 이사는 “적합한 애플리케이션을 찾아 효율성을 확보하는 게 관건”이라며 “고집적 메모리, 프로세서 등이 유력하다”라고 밝혔다.
업계는 이르면 2015년부터 시장이 개화할 것으로 내다본다. 김동수 전자부품연구원(KEIT) 책임연구원은 “칩 집적도가 높아지고 데이터 처리량이 늘수록 인터포저의 필요성도 증가한다”라며 “이종 칩 간 결합과 성능, 수율 등 여러 측면에서 TSV 인터포저가 가장 각광받을 것”이라고 얘기했다.
김주연기자 [email protected]
인터포저 PoP-앰코 테크놀로지
앰코의 대표 기술인 인터포저 PoP (Interposer Package on Package) 플랫폼은 NCP를 활용한 열압착 공정 (TCNCP) 방식, 모세관 언더필 (Capillary Underfill, CUF) 및 Mass Reflow 방식을 통해 미세피치 플립칩 연결 방식을 지원합니다. Cu Core Ball(CCB)과 열압착 본딩으로 상부 인터포저와 하부기판을 연결합니다. 인터포저와 하부기판을 Cu Core Ball로 연결하면 인터포저가 탑재된 기기의 속도와 상호연결 접속의 밀도를 높일 수 있습니다. 신뢰성이 높은 이 패키지는 두 기판 사이의 다이를 감싸는 에폭시 몰드 컴파운드를 사용하여 Warpage 문제를 줄일 수 있습니다. 상대적으로 제약이 있는 Through Mold Via(TMV®)와 비교 시, 상부 인터포저는 상단에 다양한 디바이스 (메모리, 수동소자, 다이 등)를 결합할 수 있습니다.
키워드에 대한 정보 인터 포저
다음은 Bing에서 인터 포저 주제에 대한 검색 결과입니다. 필요한 경우 더 읽을 수 있습니다.
이 기사는 인터넷의 다양한 출처에서 편집되었습니다. 이 기사가 유용했기를 바랍니다. 이 기사가 유용하다고 생각되면 공유하십시오. 매우 감사합니다!
사람들이 주제에 대해 자주 검색하는 키워드 ‘가장 도전적’이라고 평가된 삼성전자의 환상적인 신기술… 반도체의 한계를 넘어버리다!
- 에스오디
- 과학
- 공학
- SOD SCIENCE
- TSV
- 반도체소재
- 반도체기술
- 반도체
- 삼성전자
- samsung
‘가장 #도전적’이라고 #평가된 #삼성전자의 #환상적인 #신기술… #반도체의 #한계를 #넘어버리다!
YouTube에서 인터 포저 주제의 다른 동영상 보기
주제에 대한 기사를 시청해 주셔서 감사합니다 ‘가장 도전적’이라고 평가된 삼성전자의 환상적인 신기술… 반도체의 한계를 넘어버리다! | 인터 포저, 이 기사가 유용하다고 생각되면 공유하십시오, 매우 감사합니다.